SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！SoC设计之AMBA总线-AHB总线详解，中文版！
2022-06-07 14:00:44
1.58MB
1
为了实现在轨卫星的数据的高效存储，本文设计了一种基于FPGA的NAND FLASH控制器。该控制器适配常用的异步NAND FLASH，支持对多片NAND FLASH阵列控制；支持NAND FLASH操作超时异常检测；支持对FLASH的复位、读数据、写数据、块擦除、读ID等常用功能。选用ARM公司提出的AHB总线这一高效的现场片上互连总线，设计AHB接口模块，将底层的FPGA挂接到AHB总线上。通过Cortex-M3内核向底层FPGA发送相关命令及数据，实现CPU+FPGA架构。经过仿真及上板调试，该设计性能稳定，功耗降低，达到了星上数据存储速率毫秒级的要求。
2022-05-25 23:15:12
1.9MB
1
//设计指标：
//AMBA AHB2.0 接口
//32bit 数据位宽
//先写入数据，后读出数据确认
//传输要求1：0x0 ‐> 0x8, INCR
//传输要求2：0x10‐> ？, INCR4
//传输要求2：0x28‐> ？, WRAP8
仿真写入数据版本，通过人脑计算地址，写入数据进行仿真模拟ahb master
2022-05-04 14:00:31
127KB
1