用XILINX的ISE2014.4开发的32位ALU。已经过仿真调试。

用VHDL语言，模块化设计方式，实现8位运算器单元ALU的设计。

用Verilog编写的32位ALU（运算器），具有与、或逻辑运算；加、减算术运算；小于置一，零检测，以及溢出检测等功能。其中加法运算是采用了快速进位链

计算机组成原理的作业，支持加、减、与、或的32位ALU。

用SN74181和SN74182设计如下的32位ALU． 两重进位方式 三重进位方式 行波进位方式 包括--运算器组成实例

8位ALU （quartus2设计 & 设计报告） 由两个4位ALU串联而成 含加 减 与 或 非 与非 或非 异或共八种功能

一. 实验目的 1.了解ALU的功能和使用方法 2.认识和掌握超前进位的设计方法 3.认识和掌握ALU的逻辑电路组成 4.认识和掌握ALU的设计方法 二. 实验原理 从结构原理图上可推知，本实验中的ALU运算逻辑单元由4个一位的ALU运算逻辑单元组成。每位的ALU电路由全加器和函数发生器组成。事实上，是在全加器的基础上，对全加器功能的扩展来实现符合要求的多种算术/逻辑运算的功能。为了实验多种功能的运算，An、Bn数据是不能直接与全加器相连接的，它们受到功能变量F3—F1的制约，由此，可由An、Bn数据和功能变量Xn 、Yn，然后，再将Xn 、Yn和下一位进位Cn-1通过全加器进行全加运算以实现所需的运算功能。C0为最低位的进位输入端，C4为最高位ideas进位输入端，Sn为运算结果。一位算/逻辑运算单元的逻辑表达式如下

用xilinx设计，仿真已经通过，4位ALU运算器。