5-32译码器.ms13
2022-12-15 19:25:27 217KB 数字电路
1
数据结构课程设计_赫夫曼编译码器。利用哈夫曼编码进行通信可以大大提高信道利用率,缩短信息传输时间,降低传输成本。但是,这要求在发送端通过一个编码系统对待传数据预先编码,在接收端将传来的数据进行译码(复原)。对于双工信道(即可以双向传输信息的信道),每端都需要一个完整的编/译码系统。试为这样的信息收发站写一个哈夫曼码的编/译码系统。
2022-12-04 17:20:52 43KB 赫夫曼编译码器
1
课程设计 大二的自己的课程设计 主要是哈夫曼编码和译码的c++的程序 包括根据字符的权重进行编码 并对文件进行编码译码
2022-12-03 17:24:30 572KB 数据结构 课程设计 哈夫曼编码
1
该系统用于完成用户输入哈弗曼编码的节点值和权值,并生成哈弗曼编码,然后对用户的文件进行编码并存储,存储后,可以再译码并存至TectFile.TXT文件。
2022-12-03 16:59:35 4KB 哈弗曼编码 编/译码器 C++
1
电工电子技术基础
2022-11-23 14:19:59 587KB 电工 电子技术
维特比译码器使用维特比译码算法采用卷积码进行编码的比特流解码。还有其他算法译码卷积编码的流 (例如,Fano 算法)。维特比译码算法是最耗费资源的但它的最大似然解码。这最常用的约束长度 k 的卷积码译码 = 10,但值 k = 15 都在实践中使用
2022-11-21 18:26:54 1.94MB Fano算法
1
数据结构课程设计,实现哈夫曼编码,译码,打印哈夫曼树
2022-11-12 12:26:35 308KB 哈夫曼编码
1
针对60 GHz通信系统中的IEEE 802.11ad标准,提出了一种双层同步迭代式多码率LDPC分层译码器的结构。利用码率越低LDPC校验矩阵越为稀疏的特点,将所有码率下的校验矩阵压缩到单一检验矩阵,以便支持LDPC多码率译码。同时,使用分层译码算法,有效减少迭代次数。基于推荐结构,在Vertex-6 FPGA上实现了支持IEEE 802.11ad标准的4种码率的LDPC译码器,LUTs资源使用量为34%,最高净吞吐率达到3.507 Gb/s。比较结果表明,推荐结构有着低复杂度、高吞吐率的特点。
2022-11-08 20:22:57 350KB LDPC译码器
1
设计16×16点阵LED显示器的驱动电路,并编写程序实现在16×16点阵LED显示器上的字符滚动显示。16×16点阵LED显示器可由4块8×8点阵LED显示器构成。可采用单片机并行端口、移位寄存器、译码器或锁存器等4种驱动方式中的组合实现对16×16点阵LED显示器的驱动。 电路方面主要包括以下3部分。 (a)设计单片机的最小系统(包括复位电路和外接的晶振电路),并确定相关元器件参数。 (b)采用动态驱动的方式,设计单片、移位寄存器、译码器与16×16点阵LED显示器的驱动电路,主要包括控制点阵LED行和列的连线。 (c)采用移位寄存器、译码器或锁存器驱动点阵LED显示器时,设计单片机与移位寄存器、译码器间的控制连线。
2022-11-07 19:17:46 419KB 译码器 移位寄存器 电路方案
1
这个是我自己写的例程,调试环境是CCSv8.3 一共有三个工程文件,将文件夹复制到软件的工作文件夹里面就可以正常调试了 程序只做过仿真调试运行,模拟输入方法是读取dat文件到内存,再将内存区域的输出数组导出到dat文件里面。 程序是213卷积码的编译码器设计,三个工程文件夹一个是编码器一个是译码器,最后一个编译码的程序都有,可以整体观察编译码过程的数据变化。
2022-11-05 20:02:41 172KB DSP 卷积码编译码器 213卷积码
1