跳频通信具有较强的抗干扰、抗多径衰落、抗截获等能力,已广泛应用于军事、交通、商业等各个领域。频率合成器是跳频系统的心脏,直接影响到跳频信号的稳定性和产生频率的准确度。目前频率合成主要有三种方法:直接模拟合成法、锁相环合成法和直接数字合成法(DDS)。
2023-03-24 08:42:30 313KB DDS 存储器 FPGA 文章
1
SRAM,SDRAM,FLASH通用的控制器模型,可配置使用哪个存储器
2023-03-12 00:41:02 324KB verilog 存储器
1
一种基于FPGA的内容可寻址存储器的设计.pdf
2023-03-06 15:08:06 555KB
1
半导体存储器测试概论,主要内容包含: 1.存储器测试流程 2. Wafer Sort 流程 3. Assembly 流程 4. Fianl test流程 5. Test item简介 6. Continue test 7. input leakage test 8. out put leakage test 等等,详见文档。
2023-02-24 13:18:05 1.03MB 半导体存储器测试
1
EEPROM EEPROM EEPROM EEPROM EEPROM EEPRO 存储器
2023-02-12 20:27:21 94KB ROM 存储器
1
针对DSP TMS320DM6437,为了实现FPGA和DSP间的串口通信,采用了其同步多通道缓冲串行口(McBSP)和增强型直接存储器存取(EDMA)。软件程序设计未使用传统的芯片支持库,而是采用McBSP Driver和EDMA LLD,实现了FPGA和DSP数据的连续双向传输,并且DSP作为接收方时采用乒乓缓存,防止数据丢失,同时利用DSP/BIOS实现了EDMA中断,可对收到的数据进行处理,保证了实时性和数据传输效率。
1
SPI总线的工作本身与Microwire总线基本上没有太大的变化。图1表示M95256的存储器读周期。读命令的指令代码为“00000011”,但传送完该代码后,16位的地址由高位开始按顺序被传送,一旦接收到该地址位,就会从存储器将数据输出到Q。M95256的容量为256K位,也就是32KB,因而A15被忽略,但作为地址必须传输16位。另外还需要注意一点,SPI总线与Micorwire总线相同,地址与数据都是由高位开始传输的。 图1  M95256的读周期   写操作的方向如图2所示,在8位的指令代码后,紧接着是16位的地址及8位的数据被连续传输,之后开始EEPROM内部的替换操作。
2023-01-10 16:07:21 88KB SPI总线对应的存储器的操作 其它
1
本教材全面系统地介绍了现代计算机操作系统的基本概念、原理和实现方法。全书共分十二章,第一章讲述了现代操作系统的发展概况;第二章至第十章分别阐述了操作系统的基本原理 、概念和实现方法,包括中断技术,进程和线程的管理、进程的同步和通信,存储器管理,虚似存储器,处理机调度,死锁问题,设备管理和文件系统;第十一章介绍了UNIX操作系统,第十三章介绍Windows2000/XP操作系统,并较详细地分析了这两个系统的基本结构、主要的功能模块及其相互之间的关系。本书吸收了国内外近几年出版的同类教材的优点,内容丰富,既可以作为计算机和相关专业的教材,也可作为从事计算机工作人员的参考书。
1
实验内容:1.本实验是模拟操作系统的主存分配,运用可变分区的存储管理算法设计主存分配和回收程序,并不实际启动装入作业。 2.采用最先适应法、最佳适应法、最坏适应法分配主存空间。 3.当一个新作业要求装入主存时,必须查空闲区表,从中找出一个足够大的空闲区。若找到的空闲区大于作业需要量,这时应把它分成二部分,一部分为占用区,剩余部分又成为一个空闲区。 4.当一个作业撤离时,归还的区域如果与其他空闲区相邻,则应合并成一个较大的空闲区,登在空闲区表中。 5.运行所设计的程序,输出有关数据结构表项的变化和内存的当前状态。 算法描述: 最先适应法: 将进程往尽量低地址空闲区域放,放不下的话在将地址慢慢升高,每一次存放,都从低地址开始寻找满足的空闲区域,直至最高地址,每次存放都从0开始。 最佳适应法: 和最先适应算法相似,当进程申请空闲的时候,系统都是从头开始查找。空闲区域是从小到大记录的,每次查找都是从最小的开始,直到查找的满足要求的最小空间区域。 最坏适应法: 该算法与之前两种算法相反,用最大的空闲区域来存储东西
1
华中科技大学-存储器扩展实验
2022-12-24 18:15:06 25KB 学习
1