Altera最新验证工具推进FPGA和SoC中高速串行收发器的评估.pdf

随着网络技术的不断发展，数据传输，数据交换流量越来越大。尤其像航空航天等高端领域，不仅需要能够处理大量复杂的数据，而且需要实时高速远程传输，需要长期稳定有效的信号加以支持，以便能够获得更加精准的数据收发信息，更好的为工程项目服务。然而，传统的并行传输方式由于走线多，信号间串扰大等缺陷，无法突破自身的速度瓶颈。而串行传输拥有更高的传输速率但只需要少量的信号线，降低了背板开发成本和复杂度，满足高频率远距离的数据通信需求，被广泛应用到各种高速数据通信系统设计中。

随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。

高速串行I/O包含的器件（如FPGA内的RocketIO ™收发器）使串行技术成为首选 的系统连接功能解决方案。我们也承认对于熟悉并行I/O技术的大多数设计者而言，高速串行设计的很 多挑战难题仍然很陌生。《串行I/O入门指南》提供了串行I/O设计的基本原理，从而使所有人都能正确 地应用这项创新技术。

JEDEC标准，JESD204C协议，还有ESIstream协议，JESD204B协议，有的我是下载的有的是买的，也是为了以后下载东西方便一点，希望各位谅解，本人研究高速串行接口，FPGA，希望能相互交流

关于高速串行链路的信号完整性研究，通过一个实例进行分析。

非常详细的XILINX的SERDES的解说文档，共200多页，PDF格式，可以方便用于FPGA设计人员和验证人员掌握FPGA的IO，对于ALTERA也有不菲的借鉴效果。不看绝对后悔。

xilinx官方的高速串行接口文档，非常经典，强烈推荐。对于初次接触高速串行接口的人，很多概念不清楚，该文档解释的非常好，看后豁然开朗。

很好的高速串行I/O：最近在数字 I/O 领域最热门的一个话题——千兆位级串行通信，这类信号在市场上引起轩然大波。它被广泛采用,从局域网(LAN)设备到尖端医疗成像设备, 再到先进的战斗机技术,不一而足。千兆位级信号迅速成为延伸信息化时代的关键因素。