SDIO—FatFs移植与读写

1、基于IIC协议，采用verilog编写AT24C16驱动程序。 2、实现功能：在AT24C16的地址0~99之间顺序写入数据0~99,然后在读取出来，读取的数据通过串口调试助手显示出来。 3、测试平台Quartus 17.1

excel读写测试数据testexcel.xlsx

US-100超声波测距模块软硬件开发资料STM32单片机软件读写测试工程源码： YSF4_HAL-121. US-100超声波测距.rar YSF4_HAL-122. US-100超声波测距（电平方式）.rar YSF4_HAL-123. US-100超声波测量距离和温度（串口方式）.rar YSF4_HAL-124. US-100超声波测量距离和温度（串口屏显示）.rar

近期学习使用Verilog编写DDR3接口的读写测试，在编写过程中遇到许多问题，最终还是功夫不负，实现了DDR3数据写入和数据读取功能。这是完整的工程文件，可以直接进行仿真测试。

服务器实现前后分离通讯

FPGA片内RAM读写测试 Verilog逻辑源码Quartus工程文件+文档说明,FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 imescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// module ram_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 ); //----------------------------------------------------------- reg[8:0] w_addr; //RAM写地址 reg[15:0] w_data; //RAM写数据 reg wea; //RAM PORTA 使能 reg[8:0] r_addr; //RAM读地址 wire[15:0] r_data; //RAM读数据 //产生RAM地址读取数据测试 always @(posedge clk or negedge rst_n) if(rst_n==1'b0) r_addr <= 9'd0; else r_addr <= r_addr+1'b1; ///产生RAM写入的数据 always@(posedge clk or negedge rst_n) begin if(rst_n==1'b0) begin wea <= 1'b0; w_addr <= 9'd0; w_data <= 16'd0; end else begin if(w_addr==511) begin //ram写入完毕 wea <= 1'b0; end else begin wea<=1'b1; //ram写使能 w_addr <= w_addr + 1'b1; w_data <= w_data + 1'b1; end end end //----------------------------------------------------------- //实例化RAM ram_ip ram_ip_inst ( .wrclock (clk ), // input wrclock .wren (wea ), // input [0 : 0] wren .wraddress (w_addr ), // input [8 : 0] wraddress .data (w_data ), // input [15 : 0] data .rdclock (clk ), // input rdclock .rdaddress (r_addr ), // input [8 : 0] rdaddress .q (r_data ) // output [15 : 0] q );

cyclone4 FPGA读写片内ROM读写测试 Verilog逻辑源码Quartus工程文件+文档说明，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module rom_test( input clk, //50MHz时钟 input rst_n //复位信号，低电平有效 ); //----------------------------------------------------------- reg[4:0] rom_addr; //ROM输入地址 wire[7:0] rom_data; //ROM的数据 //产生ROM地址读取数据测试 always @(posedge clk or negedge rst_n) if(rst_n==1'b0) rom_addr <= 10'd0; else rom_addr <= rom_addr+1'b1; //----------------------------------------------------------- //实例化ROM rom_ip rom_ip_inst ( .clock (clk ), // input clock .address (rom_addr ), // input [4 : 0] address .q (rom_data ) // output [7 : 0] q );

野火电子IMXRT1052存储器解锁，关于ISSI存储器使用的例程，在官方SDK的基础上，修改而来。

自己整理的倍福PLC上位机通讯程序，使用MFC框架编写，编写函数有读写倍福PLC整形，浮点数，标签，数组等，界面实现了倍福点位整数读写功能，个人可按这个例程实现其他读写功能。下载即可用，可用于工控领域初学者，只要在初始化时候把IP网址对应填上即可，很实用的。注意要本身电脑要安装倍福软件。