学习多层次设计方法,设计一位控制为M,使M=0;模23记数;M=1;实现109记数;结果用静态数码管显示。
2021-11-03 21:35:19 239KB EDA,模可变计数器
1
 计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性,设计与仿真结果表明,中规模集成计数器可有效实现任意模值计数功能,并且虚拟仿真为电子电路的设计与开发提高了效率。
2021-10-17 20:44:02 1.27MB  计数器; Multisim; 模值; 仿真
1
c语言的,51单片机的应用。计数器从1计数到99,再重复计数。
2021-10-14 10:16:52 317KB 单片机 计数器
1
篮球竞赛24秒计数器设计报告(论文).pdf
2021-10-09 15:01:58 406KB 毫秒计算器
基于QuartusII的同步计数器设计.doc
2021-10-06 11:09:12 289KB 文档
六十进制计数器设计报告 目录 六十进制计数器设计报告 1 一、 题目剖析 2 二、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 2 3 、 仿真分析 5 功能仿真 5 4 、 注意事项 6 四、 总结 6
2021-08-21 09:38:04 349KB 硬件描述语言 VHDL Quartus 计数器
带允许端的十二进制计数器设计报告 目录 带允许端的十二进制计数器设计报告 1 一、 题目剖析 2 二、 设计思路 2 三、 设计过程 2 1 、 真值表 2 2 、 源代码分析 4 四、 仿真分析 6 1 、 波形分析 6 2 、 注意事项 6 五、 总结 7
2021-08-21 09:38:03 418KB 计数器 硬件描述语言 VHDL Quartus
设计基于 NIOS 的 N 进制计数器,利用 NIOS 构建 cpu,实现 N 进制计数器:用数码港 显示计数结果,用 LED 灯显示进位。包含设计论文、操作步骤、源码,即下即用!
2021-08-12 09:09:45 2.76MB NIOS FPGA 嵌入式 计数器
1
EDA实验
2021-07-19 09:05:15 138KB verilog
1
基于单片机和光电开关的通用计数器设计.pdf
2021-07-13 09:05:18 222KB 单片机 硬件开发 硬件程序 参考文献