基于FPGA的等精度数字频率计Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。
2021-08-27 19:04:49
791.51MB
基于FPGA的等精度数字频率计VHDL资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。
2021-08-27 19:04:49
794.89MB
说明1：代码风格参考锆石科技的FPGA教程，这里推荐，因为移植性，可读性还有风格等都很不错，写起工程来很方便
说明2：这是2015年电子设计竞赛的频率计的FPGA工程的一部分，里面包含了测频，串口发送，AD转换这几个核心功能，没有幅值检测功能，本工程验证大致正确
2021-08-10 14:03:45
17.68MB
1
功能：
（1）等精度测频，门控时间1s(间隔1ms),基准时钟125M
（2）uart串口每100ms发送一次发送数据，可连接电脑的串口调试助手，用16进制显示测量结果，每次发送以0x0A、0x0D结尾
硬件资源：
（1）本次设计采用ZYBO Z7 PL部分（纯FPGA）
（2）芯片型号：xc7z020clg400-1
（3）时钟频率：125M
（4）输入输出端口：K18 --->rst; V8 --->clk_fx; W8--->uart_txd;
U7 --->uart_tx_busy; V7 ---> uart_send_en
软件：vivado 2018.3
2021-08-10 14:02:18
147.04MB
1