以成功调试的FPGA等精度频率计，开发板资源有限，只能调试出一位小数点，只要板子的资源够，直接扩大位数即可精确到多位小数
2021-10-29 20:26:31
20.69MB
1
本人初学者刚完成用verilog HDL 编写的等精度频率计，用Quartus II 8.1 编译仿真通过，愿与大家共同学习。
2021-10-16 19:39:42
458KB
1
基于FPGA的等精度数字频率计Verilog资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。
2021-08-27 19:04:49
791.51MB
基于FPGA的等精度数字频率计VHDL资料合集，包含源码工程、仿真工程、视频教程、原理图PCB图，是FPGA经典案例系列博客的其中资源之一，系列博客地址：https://blog.csdn.net/qq_33486907/article/details/119887681 欢迎浏览。
2021-08-27 19:04:49
794.89MB