（1）交通灯控制器的设计要求及其思路.doc //给出了本交通灯的设计指标和详细设计思路，给修改代码的朋友一定的参考； （2）文件夹：traffic //包含详细代码和版图模式，相信能给您带来帮助。

#Flappy Bird FPGA ＃＃客观的 我们的目标是重新制作 Flappy Bird 游戏，重点是复制游戏玩法的物理组件。 该设计是通过 Verilog 代码实现的，可以合成并下载到 Nexys3 Spartan 6 FPGA 板上。 游戏使用 Nexys 板的 VGA 输出显示并通过按钮输入进行控制。 ##Design 我们的 Verilog 版本 Flappy Bird 由四个核心模块组成，这些模块为游戏的功能提供动力。 每个模块都接收相同的 Start、Stop 和 Ack 信号，在玩家开始、输掉和重新开始游戏时同步它们的功能。 X_RAM_NOREAD 模块包含一个小型状态机，用于管理五个管道障碍物的 x 坐标输出。 该模块包含两个数组，每个数组有五个 10 位数字； 一个数组保存管道左边缘的 10 位 x 坐标，另一个保存右边缘坐标。 当机器重置为初始状态时，数组被

用verilog编写的交通灯控制程序，学习fpga入门的好东西！

用Verilog HDL编写的汉明码校验、 此只是一个试验

使用verilog实现的并行CRC运算，支持多字节的输入

可进行序列的冒泡排序，并有测试脚本在modelsim中进行仿真

用verilog 14.4做的计算器，烧到电路板上能实现加减乘除等功能

用verilog写的一个计数器，通过计数器可实现分频计数！

可以产生控制120HZ TFT屏的时序，HS，VS，DE信号。用Modelsim仿真过。

用verilog语言实现自动售货机。 本代码的输入信号有clk ，money ，sel ，order ，back ，left1 ，left2 ，left3 ，left4。clk代表时钟信号，money代表顾客投入的钱币，sel为顾客选择的货物，order为确认所选货物选项，back为返回初始状态选项，left1为第一种货物的剩余量，left2为第二种货物的剩余量，left3为第三种货物的剩余量，left4为第四种货物的剩余量。 输出信号为money_left ，out_num1 ，out_num2 ，out_num3 ，out_num4。money_left为找零数目，out_num1为第一种货物的出货量，out_num2为第二种货物的出货量，out_num3为第三种货物的出货量，out_num4为第四种货物的出货量。