对一个8位全加器用DC(Design Compiler)进行逻辑综合,再用SE(Silicon Ensemble)进行布局布线的全过程
2022-03-15 23:41:42 1.47MB DC SE 综合 布局布线
1
花了好多精力才找的资料,非常实用,建议有需要的朋友尽情下载
2022-03-14 17:47:04 93.44MB 模拟电路 版图设计
1
用一个例子说明Cadence版图设计用一个例子说明Cadence版图设计用一个例子说明Cadence版图设计用一个例子说明Cadence版图设计用一个例子说明Cadence版图设计
2022-02-10 20:51:14 1.16MB 用一个例子说明Cadence版图设计
1
集成了版图设计的一些注意事项,帮助在报告中可参考
2022-01-13 15:23:27 22KB 版图 设计
1
模拟IC版图设计,包括版图基本知识、版图所需文件、版图设计过程中需要考虑的问题等。
2022-01-12 15:29:01 15.88MB IC Design layout analog
1
电流镜电路图: 上图是我们常见的电流镜。
2022-01-11 10:32:41 1.98MB CMOS版图设计
1
集成电路版图设计教程
2021-12-30 22:30:37 2.37MB Cadence
1
只是个人练习所画的layout 希望对初学者有用哈!
2021-12-22 12:44:21 121KB 版图 实例
1
电路图-棒状图-版图
2021-12-17 00:23:24 8.43MB 使用手册 版图
1
L-EDIT实例 国内设计多为逆向,但也需要根据市场需求做适当改变,所以绘制版图前首先必须完成符合项目需求的元胞及其工艺的仿真验证,确定基本的元胞参数和工艺步骤,为绘制确定条件。其次,需要和生产厂商确定设计规则和工艺限制条件,使版图的绘制有据可依。 下面以某种场效应器件版图为例说明
2021-12-10 14:59:35 8.29MB L-edit
1