随着FPGA的应用越来越广，FPGA的开发难度和时间对于项目的影响也越来重要，尤其是时序违例给项目的稳定度带来的影响更大。该文档主要针对FPGA设计中的时序违例进行分析并进行优化和约束，希望对大家的学习有所帮助。
2022-04-08 15:29:42
10.05MB
1
基于Xilinx Vivado输入延迟约束分析工程实操，通过此实验工程可以更加深刻的分析输入延迟约束。
2022-04-06 01:42:20
737KB
1
针对TDMA以太网构建的分布式实时系统中的带宽分配特点，提出了一种基于流量特性和时序约束的动态带宽分配算法；这种动态带宽分配算法既考虑了信息流的周期和传输时间，也考虑了间接来自于TDMA的开销，从而可实现更多实时任务集的调度和分配，以获得带宽的有效利用。仿真结果表明，提出的动态带宽分配算法不仅可以降低任务集的通信时延，而且可以提高全部可用带宽的带宽利用率。
2022-03-16 10:38:54
541KB
1
网络转来的，方便大家使用, LATTICE 非常详细的时序约束(中文教程) FPGA时序约束
2022-03-14 15:06:22
1.75MB
1