本设计采用EDA技术，利用测频法的原理和VHDL语言，采用自顶向下的设计方法，实现了1Hz～10kHz测量范围的四位十进制的数字频率计，并在MAX+PLUSⅡ软件平台下对设计项目进行的了编译和时序仿真。

介绍了一种运用FPGA开发软件Quartus Ⅱ设计的数字频率计。该数字频率计的1 Hz～1 MHz输入被测脉冲信号具有频率测量、周期测量、脉宽测量和占空比测量等多种用途,其测试结果由3只七段数码管稳定显示,测试量程可自动切换,测量误差小于等于0. 1%

51 单片机 数字 频率计 课程设计 毕业设计 论文

毕业设计数字频率计的设计 用于电子专业的

西北工大课程设计数字频率计实验报告，含原理，方案，电路图等

本报告介绍了一种以大规模可编程逻辑芯片为设计载体，由顶到底分层设计，多功能数字频率计的设计方法。该频率计采用 VHDL语言程序与原理图相结合的方法，极大地减少了硬件资源占用。该数字频率计测量范围为 0 到 9999HZ，基准频率为 1HZ，结果用 4 只 7 段数码管显示十进制结果。中间用到了设置控制电路、计数电路、锁存电路和译码电路等模块。仿真结果表明，该数字频率计性能优异，设计语言灵活，硬件更简单，速度更快 。

简易数字频率计的设计，实验目的，内容，要求，原理，protel作图，小结，很详细

希望对各位有用，写得很细，基于Multisim数字频率计的设计与仿真，某人的课程设计 希望对各位有用，写得很细，基于Multisim数字频率计的设计与仿真，某人的课程设计

一、设计任务与要求 1．用74系列数字器件设计一个频率计，该频率计测量频率小于10KHz，测量数据显示3秒以上，被测信号为幅值小于10V的脉冲或幅值小于10V的正弦交流电压。基本电路主要由放大整形电路、时基电路、闸门电路和逻辑控制电路组成。设计过程是运用EWB软件完成电路设计部分。 2．整形电路：将输入频率为周期的信号（如正弦波、三角波等）进行整形，使之成为矩形脉冲。 时基电路：作用是产生一个标准时间信号 (高电平持续时间为1s)。 闸门电路：闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到1s信号结束时闸门关闭，停止计数。若在闸门时间1S内计数器计得的脉冲个数为N，则被测信号频率fx=NHz。逻辑控制电路：作用有两个：一是产生锁存脉冲信号，使显

数字逻辑或电子电路的 课程设计报告《 数字频率计》。数字逻辑或电子电路的 课程设计报告《 数字频率计》