AD9852 数字频率合成器DEMO评估板ALTIUM设计硬件原理图+PCB文件，2层板设计，大小为95*75mm，包括完整的原理图和PCB文件，可以做为你的学习设计参考。 主要器件如下： AD9852 CAP Capacitor Cap Pol1 Polarized Capacitor (Radial) Header 13X2 Header, 13-Pin, Dual row INDUCTOR Jumper Jumper Wire LED Typical INFRARED GaAs LED MC100LVEL16 OSC PWR2.5 Low Voltage Power Supply Connector RES2 SEL SMB SMB Straight Connector SW-SPST Single-Pole, Single-Throw Switch TPS75933

基于vhdl的直接数字频率合成器的设计，已经经过调试，可直接使用，频率控制字32位

vhdl语言设计直接数字频率合成器,内附有源代码

verilog HDL 编写的DDS（数字频率合成）模块，有注释 DDS 波形发生 Verilog 数字频率合成 Xilinx

针对传统直接数字频率合成（DDS）算法存在的幅度量化误差、相位截断误差问题，提出了一种混合利用信号对称性+Sunderland构造对数据ROM进行压缩的方法，用来增大数据ROM的存储量，同时采用改进型相位抖动注入法抑制相位截断误差。硬件电路部分设计了幅频校正电路，对信号进行校正，保证了信号幅度的稳定输出。测试结果表明，信号发生器可以输出高速、稳定、低衰减、低杂散的任意波形，输出信号频率范围为1 MHz~30 MHz，幅度峰峰值为40 mV~6.7 V。

generator；amplitude modulatin(AM)；frequency modulation（FM）；control/direct digital synthesizer(DDS);AD9851

以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（SOPC），利用极少的硬件资源实现了可重构信号源。该系统基本功能都在FPGA芯片内完成，利用 SOPC技术，在一片 FPGA 芯片上实现了整个信号源的硬件开发平台，达到既简化电路设计、又提高系统稳定性和可靠性的目的。

基于matlab的直接数字频率合成DDS的仿真.doc

直接数字频率合成的一本书籍 可以参考下

基于AD9852数字频率合成器评估板设计资料 包含AD原理图及PCB文件