文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能，能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式，在QuartusⅡ开发环境下完成设计、编译和仿真，并在FPGA硬件开发板上进行测试，实验证明该设计方案切实可行，对FPGA的应用和数字钟的设计具有一定参考价值。

现场可编程门阵列（Field Programmable Gate Arrays,FPGA）是一种可编程使用的信号处理器件。通过改变配置信息，用户可对其功能进行定义，以满足设计需求。通过开发，FPGA能够实现任何数字器件的功能。与传统数字电路相比，FPGA具有可编程、高集成度、高可靠性和高速等优点。 　　1 数字钟总体设计 　　本文以FPGA平台为基础，在QuartusⅡ开发环境下设计开发多功能数字钟。数字钟实现的功能如下： 　　1）计时功能：进行正常的时、分、秒计时，并由6只8段数码管分别显示时、分、秒时间。 　　2）校时功能：当时校时按键按下时，计时器时位迅速增加，并按24小时循环；

1、资源内容：word版毕业设计lun-wen； 2、学习目标：快速完成相关题目设计； 3、应用场景：课程设计、diy、毕业、参赛； 4、特点：word版，直接可以编辑使用； 5、使用人群：设计参赛人员，学生，教师等。 6、使用说明：下载解压可直接使用。 7、部分摘要：本设计以单片机AT89S52为切入点，通过使用AT89S52的内部的可编程定时器/计数器，结合对外接晶振的调节来确定一个合适的振荡周期，从而确定出内部的机器周期。再通过对内部中断程序的设置来设计出时钟程序，即设计出了电子时钟的核心。然后在核心电路的基础上设计出了相应的扩展电路，使本设计更加实用。

数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、 稳定度远远超过老式机械钟。在这次设计中，我们采用LED数码管显示时、分、秒，以24 小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定 时器计数。在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。数字 钟是其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱， 因此得到了广泛的使用。

1题目分析 1.1 设计要求（数字钟的功能） （1）具有秒、分、时技术显示功能，且以24小时循环计时； （2）具有清零功，且能调时、调分； （3）具有整点报警功能，并且在报警过程中能中断报警。 根据以上功能要求，可设计以下的功能方块图: 1.2功能要求分析 根据以上数字钟的功能要求，需要完成以下几个部分: (1)时钟模块：由试验箱内部时钟提供，对计数器提供计数时钟信号； (2)秒钟模块：对秒进行60进制循环计数，并向分钟产生进位，同时具有调分功能； (3)分钟模块：对分进行60进制循环计数，并向小时产生进位，同时具有调时功能 (4)小时模块：对小时进行24进制循环计数。 (5)报警模块：在整点时报警，持续10秒钟，在报警过程钟可以中断。 1、模块一 SECOND LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SECOND IS PORT (CLK: IN STD_LOGIC; --系统时钟信号 RESET:IN STD_LOGIC; --系统复位信号 SETMIN:IN STD_LOGIC; --分设置信号 ENMIN: OUT STD_LOGIC; --分计数时钟信号 DAOUT: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); --秒计数值 END ENTITY SECOND; ARCHITECTURE ART OF SECOND IS SIGNAL COUNT :STD_LOGIC_VECTOR(6 DOWNTO 0); SIGNAL ENMIN_1,ENMIN_2:STD_LOGIC; BEGIN DAOUT<=COUNT; ENMIN_2<=(SETMIN AND CLK); ENMIN<=(ENMIN_1 OR ENMIN_2); PROCESS(CLK,RESET,SETMIN) BEGIN IF (RESET='0')THEN COUNT<="0000000"; ENMIN_1<='0'; ELSIF(CLK'EVENT AND CLK='1')THEN IF(COUNT(3 DOWNTO 0)="1001")THEN IF(COUNT<16#60#)THEN IF(COUNT="1011001")THEN ENMIN_1<='1'; COUNT<="0000000"; ELSE COUNT<=COUNT+7; END IF; ELSE COUNT<="0000000"; END IF; ELSIF(COUNT<16#60#)THEN COUNT<=COUNT+1; ENMIN_1<='0'; ELSE COUNT<="0000000"; ENMIN_1<='0'; END IF; END IF; END PROCESS; END ART; 2、模块二 MINUTE LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY MINUTE IS PORT (CLK: IN STD_LOGIC; --分计数时钟信号 CLKS: IN STD_LOGIC; --时设置时钟信号 RESET: IN STD_LOGIC; --系统复位信号 SETHOUR:IN STD_LOGIC; --时设置信号 ENHOUR: OUT STD_LOGIC; --时计数时钟信号 DAOUT: OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); --分计数值 END ENTITY MINUTE; ARCHITECTURE ART OF MINUTE IS SIGNAL COUNT :STD_LOGIC_VECTOR(6 DOWNTO 0); SIGNAL ENHOUR_1,ENHOUR_2:STD_LOGIC; BEGIN DAOUT<=COUNT; ENHOUR_2<=(SETHOUR AND CLKS); ENHOUR<=(ENHOUR_1 OR ENHOUR_2); PROCESS(CLK,RESET,SETHOUR) BEGIN IF (RESET='0')THEN COUNT<="0000000"; ENHOUR_1<='0'; ELSIF(CLK'EVENT AND CLK='1')THEN IF(COUNT(3 DOWNTO 0)="1001")THEN IF(COUNT<16#60#)THEN IF(COUNT="1011001")THEN ENHOUR_1<='1'; COUNT<="0000000"; ELSE COUNT<=COUNT+7; ENHOUR_1<='0'; END IF; ELSE COUNT<="0000000"; END IF; ELSIF(COUNT<16#60#)THEN COUNT<=COUNT+1; ENHOUR_1<='0' AFTER 100 NS; ELSE COUNT<="0000000";ENHOUR_1<='0'; END IF; END IF; END PROCESS; END ART; 3、模块三 HOUR LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY HOUR IS PORT (CLK: IN STD_LOGIC; --时计数时钟信号 RESET: IN STD_LOGIC; --系统复位信号 DAOUT: OUT STD_LOGIC_VECTOR(5 DOWNTO 0)); --时计数值 END ENTITY HOUR; ARCHITECTURE ZRT OF HOUR IS SIGNAL COUNT :STD_LOGIC_VECTOR(5 DOWNTO 0); BEGIN DAOUT<=COUNT; PROCESS(CLK,RESET) BEGIN IF (RESET='0')THEN COUNT<="000000"; ELSIF(CLK'EVENT AND CLK='1')THEN IF(COUNT(3 DOWNTO 0)="1001")THEN IF(COUNT<16#23#)THEN COUNT<=COUNT+7; ELSE COUNT<="000000"; END IF; ELSIF(COUNT<16#23#)THEN COUNT<=COUNT+1; ELSE COUNT<="000000"; END IF; END IF; END PROCESS; END ZRT; 4、模块四 ALERT LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ALERT IS PORT (CLK,CLK1,RESET,STOP: IN STD_LOGIC; DAINM: IN STD_LOGIC_VECTOR(6 DOWNTO 0); --分计数值 DAINS: IN STD_LOGIC_VECTOR(6 DOWNTO 0); --秒计数值 SPEAK: OUT STD_LOGIC); --声音报警 END ALERT; ARCHITECTURE ART OF ALERT IS SIGNAL S_SPEAK : STD_LOGIC; SIGNAL ENSPEAK :STD_LOGIC; BEGIN SPEAK<=ENSPEAK AND S_SPEAK; PROCESS(CLK1,RESET) BEGIN IF (RESET='0')THEN S_SPEAK<='0'; ELSIF(CLK1'EVENT AND CLK1='1')THEN IF(DAINM="0000000")THEN IF(DAINS"0000000")THEN S_SPEAK<=CLK; ELSE S_SPEAK<='0'; END IF; ELSE S_SPEAK<='0'; END IF; END IF; END PROCESS; PROCESS(STOP,RESET,DAINS) BEGIN IF(RESET"0010000")THEN ENSPEAK<='1'; ELSIF(STOP'EVENT AND STOP='1') THEN ENSPEAK<='0'; END IF; END PROCESS; END ART;

一个很好的多功能数字钟设计，包括年月日以及时分秒 ，已经仿真验证过！

摘要：定时器确实是一项了不起的发明，使相当多需要人控制时间的工作变得简单了许多。人们甚至将定时器用在了军事方面，制成了定时炸弹，定时雷管。现在的不少家用电器都安装了定时器来控制开关或工作时间。 关键词：电子定时器,555定时器 一 引言 人类最早使用的定时工具是沙漏或水漏，但在钟表诞生发展成熟之后，人们开始尝试使用这种全新的计时工具来改进定时器，达到准确控制时间的目的。 1876年,英国外科医生索加取得一项定时装置的专利，用来控制煤气街灯的开关。它利用机械钟带动开关来控制煤气阀门。起初每周上一次发条，1918年使用电钟计时后，就不用上发条了。 定时器是一个多任务定时提醒软件,它全面支持WINDOWS 9X/ME/NT/2K/XP按时执行程序、播放声音、关机、待机、拨号、断开连接、关闭显示器等等操作。具有多种设定任务的方法。支持SKIN,可以随意更换界面。 工业用定时器是指输入信号进入后， 按预先设定的时间发送输出信号的控制设备。 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 本次设计一个数字钟，基本要求为数字钟的时间周期为24小时，数字钟显示时、分、秒，数字钟的时间基准一秒对应现实生活中的时钟的一秒。供扩展的方面涉及到定时自动报警、按时自动打铃、定时广播、定时启闭路灯等。 二 方案论证 2．1方案一：基于模拟技术的传统产品 这种定时器功能简单，尽管曾被广泛应用过，但已进入淘汰之列。 2．2方案二：基于数字技术的新一代产品 这种产品功能强，是前者的换代之物。然而，此类产品大

数字逻辑的课程设计——数字钟的设计 附有总电路图和各部分电路的电路图

介绍了一款基于AT89S51单片机数字钟的设计,内容详细

基于QuartusII的多功能数字钟设计 应用QuartusII9.0软件采用模块化设计方法设计一数字时钟，用原理图输入进行设计，使之具有清零、整点报时、闹钟设置、彩铃和星期显示调节等功能。软件仿真调试成功后编译下载至可编程实验系统SmartSOPC中进行硬件测试。