搜索【数字跑表】的结果

Verilog HDL 数字跑表

verilog HDL 数字跑表源程序适用于 verilog HDL初学者 verilog HDL 数字跑表源程序也可以用于课程设计

2019-12-21 21:56:10 237KB verilog HDL 数字跑表 源程序

1

verilog 实现数字跑表

如果你是肥大学子，在做verilog课程设计，不用再看了，这就是你需要的！此版本word内部的程序皆已经敲好了。经过自己验证完全能用。功能描述：此数字跑表由三个按键控制，按键功能如下： SW1：实现暂停、开始以及数据的保存 SW2：实现清零 SW3：实现已保存数据的显示

2019-12-21 21:34:12 35KB verilog 数字跑表

1

EDA数字跑表完整的

实训做得完整可以实现很简单希望对你有用EDA EDA EDA EDA

2019-12-21 20:29:45 760KB EDA

1

verilog设计数字跑表

verilog设计的数字跑表： 1．具有暂停/启动功能； 2．具有重新开始功能； 3．用6个数码管分别显示百分秒、秒和分钟。

2019-12-21 19:46:22 413KB 数字跑表

1

verilog 数字跑表代码

用verilog HDL编写的一个具有“百分秒、秒、分”计时功能的数字跑表，可以实现一个小时以内精确至百分之一秒的计时，注释比较清晰，容易看懂，还可以增加小时的计时功能

2019-12-21 19:32:26 2KB 计时器fpga

1

采用verilogHDL编写的数字跑表

本代码采用verilogHDL编写，实现的是数字跑表功能

2019-12-21 19:23:53 153KB verilogHDL 数字跑表

1