搜索【序列检测器】的结果

【EDA】SEQ_DETECTOR序列检测器Verilog及testbench

2021-07-15 09:07:12 14.55MB Verilog eda

1

EDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.docEDA最后一次实验报告内容_用 QuartusII 设计正弦信号发生器_序列检测器的VHDL设计.doc

2021-06-26 01:06:14 702KB FPGA CPLD EDA VERILOG VHDL

1

vivado关于1101011的同步时钟状态机、移位寄存器的序列检测器的设计

数电设计作业

2021-06-14 16:15:23 765KB vivado verilog 数字电路

1

EDA技术：序列检测器

1、设计一个序列检测器，检测序列为“11101000”，检测到后，给出一个时钟周期的正脉冲。要求采用Moore状态机，使用HDL描述，使用ModelSim进行仿真。 2、设计测试用序列发生器观察波形。

2021-06-07 18:42:06 378KB EDA FPGA 序列检测

1

基于FPGA的序列检测器设计.rar

基于FPGA的8位序列检测器设计，用于消除键盘抖动的电路检测装置，通过FPGA的功能仿真和实验检测与调试实现。

2021-05-22 19:54:28 1.37MB FPGA 8位序列检测器

1

数字逻辑课程设计（数字钟三人表决器 “101”序列检测器）

本人设计一个数字时钟，主要用来实现00～59的秒、分六十进制计数器， 00～23的小时二十四进制计数器，整点报时，置数，清零以及数码管显示等功能。本人设计一个运算单元，主要用来实现三人多数表决，当三个人中通过的人数比不通过的人数多时，则通过，反之，你不通过。本人设计一个状态机，主要用来检测所输入的序列中是否有“101”序列，设置不同的状态，输入不同的信号，从而得出次态和输出。

2021-04-23 16:36:57 212KB 数字钟 三人表决器 “101”序列检测器

1

使用状态机完成序列检测器

使用状态机，对输入序列进行序列检测，当输入序列正确时，输出为1，其它情况输出为0。prj_quartus是quartus文件，prj_modelsim是modelsim仿真文件，src是程序源码包含testbench

2021-04-03 14:07:13 2.69MB fpga verilog 状态机 序列检测器

1

20-Verilog HDL序列检测器设计.7z

Verilog HDL序列检测器设计,Vivado仿真工程

2021-03-09 13:06:52 99KB FPGA VerilogHDL 序列检测器

序列检测机_状态机test8.zip

序列检测器设计源文件，状态机

2021-02-27 09:03:44 5.83MB 序列检测器 vhdl

1

序列检测器\电平信号_000_001_011_111_序列检测器的设计

序列检测器\电平信号_000_001_011_111_序列检测器的设计，希望喜欢！

2020-04-04 03:15:57 168KB 序列 检测器 设计 Verilog

1

个人信息

热门下载

最新下载

其他资源