自定义应用层协议实践
发报文时:前四个字节长度+报文内容一次性发送;
收报文时:先读前四个字节，求出报文内容长度；根据长度读数据。
发送结构:
2021-08-24 17:26:26
3KB
1
1 MIPS指令译码器设计
2 定长指令周期---时序发生器FSM设计
3 定长指令周期---时序发生器输出函数设计
4 硬布线控制器组合逻辑单元
5 定长指令周期---硬布线控制器设计
6 定长指令周期---单总线CPU设计
全通关（放入logisim可查看电路，改成txt可上传代码）
2021-08-03 09:24:52
537KB
串的基本操作定长顺序存储表示：初始化串、复制串、判断串是否为空、比较两个字符串、计算字符串长度、清空串、连接串、找子串、模式匹配、替换子串、插入和删除子串
2021-08-02 20:51:11
183KB
1
头歌educoder教学实践平台计算机组成原理单总线CPU设计(定长指令周期3级时序)(HUST)。第1关—第6关，源代码txt格式。
第1关 MIPS指令译码器设计
第2关 定长指令周期---时序发生器FSM设计
第3关 定长指令周期---时序发生器输出函数设计
第4关 硬布线控制器组合逻辑单元
第5关 定长指令周期---硬布线控制器设计
第6关 定长指令周期---单总线CPU设计
2021-07-12 21:03:17
230KB
二、 实验要求
1、 实现串赋值、串比较、求串长、串联接以及求子串这5种基本操作。
2、 能利用上述实现的基本操作完成置换Replace (&S, T, V)以及从串中删除一段子串StrDelete(&S,pos,len)的操作。
3、 以上要求实现的操作不能直接使用C语言提供的函数(gets()，puts()除外)完成。
4、 所写源代码编程风格良好，有详细注释。
5、 程序运行界面良好，使用菜单实现每个基本操作。
2021-05-30 22:25:10
2KB
1
单总线CPU设计
MIPS指令译码器设计
定长指令周期---时序发生器输出函数设计
硬布线控制器组合逻辑单元
定长指令周期---硬布线控制器设计
定长指令周期---单总线CPU设计
2021-05-27 15:01:00
481KB
1
MIPS指令译码器设计
2 定长指令周期---时序发生器FSM设计
3 定长指令周期---时序发生器输出函数设计
4 硬布线控制器组合逻辑单元
5 定长指令周期---硬布线控制器设计
6 定长指令周期---单总线CPU设
2021-05-22 15:44:30
538KB
1
Educoder平台，华中科技计算机组成原理实验单总线CPU设计(定长指令周期3级时序)(HUST)，自己做的，可以通过测试
2021-05-12 17:08:09
483KB
1