设计一个8位计算机的主存储器，地址线和数据线均为8位。该主存由连个独立的存储器构成： 数据存储器DMemory，存储空间为0~127; 指令存储器IMemory，存储空间为128~255. 控制台可以手工方式向数据总线D-BUS输送8位数据。 所有控制信号的含义参照TEC-5模型计算机。 二、设计要求 （1）两个存储器均采用2114静态存储器芯片构成。 （2）DMemory为可读写存储器，数据端口连接数据总线D-BUS。地址总线由地址寄存器AR给出。 （3）IMemory也为可读写存储器，写入时，数据总线连接D-BUS；读出时，数据总线连接指令总线I-BUS。地址总线由程序计数器PC给出。 （4）能够正确设计IMemory读出和写入的控制信号

计算机组成原理 静态随机存储器实验 实验所用的半导体静态存储器电路原理如图所示，实验中的静态存储器一片6116（2K﹡8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0—AD7与地址线相连，显示地址线内容。数据开关经一三态门（74LS245）连至数据总线，分时给出地址和数据。

多思计算机组成原理实验三 存储器实验.docx

计算机组成原理实验三 存储器实验电路.txt

计算机组成原理实验教案 实验目的 实验要求 实验原理等

作业，给有用的吧。这是我们计算机组成原理的实验报告，比照着报告上直接拷贝的，希望对一些人有用处

计算机组成原理实验，包含实验一到四（运算器实验、寄存器实验、存储器实验、时序生成电路实验）

开放式CPU设计 实验程序 EP1c6内部的存储器实验 所有程序均编译测试通过 请放心下载

计算机组成原理存储器实验，包含MIPS RAM、MIPS 寄存器文件、Cache硬件设计（直接相联，全相联，组相联）

计算机组成原理实验操作说明书_基本运算器实验_西安唐都，此文件为转载，仅用于学习目的。