书店 网上书店。 大学项目。 该项目是使用Bootstrap在PHP上编写的。
2024-06-22 02:23:17 919KB
1
中国海洋大学计算机网络16年试卷和22年21年重点
2024-06-21 22:14:29 174.84MB 网络 网络
1
东北大学编译原理实验一候选代码,是简单的词法分析程序,
2024-06-20 21:57:05 3KB 简单词法分析程序设计
1
说明地址:http://www.doc88.com/p-2455055077689.html;1.基本概念 计算机系统中软件和硬件的概念,裸机的概念。 裸机:没有任何软件支持的计算机称为裸机。(张尧学p2) 2.计算机系统的层次结构,虚拟机的概念,在层次结构中操作系统所处的位置。 ①计算机系统的层次结构(计算机体系结构张晨曦p3) 微程序级:该级的机器语言是微指令集,程序员用微指令编写的微程序可直接由硬件解释实 现。 传统机器级:该级的机器语言是该机的指令集,程序员用机器指令集编写的程序可由微程序 解释实现。该解释程序(把指令集解释成微指令集)运行在微程序级上,该过 程又叫仿真。一台机器的微指令集是唯- -固定的,但解释程序可以有多个,每一个对应一种 指令集。
2024-06-20 19:03:24 7.24MB 操作系统 全套教案 大学期末 复习资料
1
设置的是免费 但是csdn还要求必须做任务才行(真是**)
2024-06-20 08:36:50 9.32MB 太原理工大学 javaweb
1
游戏策划期末考试复习提纲主要涵盖了游戏设计的关键环节和理论,以下是这些知识点的详细解析: 1. **游戏设计流程**: - 游戏设计主要包括原型迭代、游戏性测试和基于玩家反馈修改系统三个步骤。首先,理解游戏的运作机制,包括规则、过程和目标。然后,将原创游戏概念化、原型化,进行游戏性测试,制作简单原型以获取玩家反馈,并根据反馈调整设计。最后,认识游戏设计者在行业中的地位和角色,设计者应与玩家保持一致立场,创造有吸引力的游戏体验。 2. **游戏设计者的角色**: - 游戏设计师负责创建游戏的目标、规则和过程,赋予游戏戏剧化的设定。他们需要站在玩家的角度去考虑问题,确保游戏的趣味性和吸引力。 - 游戏测试者则试玩游戏并提供反馈,帮助识别游戏的问题和改进空间。DOA(Dead on Arrival)表示游戏上市即失败,游戏日志记录玩家的选择和感受,以找出游戏机制的优缺点。 3. **以玩法为核心的设计流程**: - 设计流程包括确定玩家体验目标、制作原型和测试、迭代设计。这个过程涉及头脑风暴、实物和软件原型、展示、设计文档以及质量保证(QA)等阶段。 4. **游戏系统互动**: - 游戏系统包含信息系统(公开/隐藏)、控制方式(直接/间接/实时/回合制)以及反馈机制(一次互动的输出如何影响系统其他元素)。 5. **游戏的结构**: - 游戏结构具有共性,如玩家接受规则、设定目标、遵循程序、管理资源、解决冲突以及游戏边界。这些元素共同创造独特的游戏体验。 6. **游戏交互模式**: - 包括单人与系统、多人与系统、玩家对玩家(1v1、多v1、多v多)、合作和团队对抗等多种模式。游戏目标多样化,如掠夺、竞速、解谜等。 7. **游戏资源和冲突**: - 资源包括生命值、时间、货币、行动等,而冲突则表现为障碍和两难选择。 8. **戏剧化元素**: - 将戏剧元素融入游戏,如赋予普通游戏步骤情感或故事,可以提升玩家的沉浸感。角色设计包括自由意志、混合型和自动操作。 9. **动态游戏系统**: - 系统由物体、属性、行为和关系构成,物体的属性和行为通过关系相互作用,产生复杂行为。例如,经济系统包括简单的和复杂的交换,以及自生成的行为。 10. **游戏概念设计**: - 创意的产生、酝酿、洞察、评估和展开。头脑风暴、创意卡片、思维导图等工具用于激发创意。在将创意转化为游戏时,要考虑正规元素、市场机遇、艺术和预算因素。 11. **原型制作**: - 物理、视觉、视频和软件原型是常见的制作方法,实物原型便于迭代和快速反馈,软件原型则直接预测游戏玩法。 12. **核心机制和特性设计**: - 核心机制是玩家最常重复的行为,而特性设计是为游戏添加新的功能。特性故事板用于可视化特性,帮助评估其可行性。 以上是游戏策划期末考试复习提纲的主要知识点,覆盖了游戏设计的多个层面,为考生提供了全面的复习指南。
2024-06-19 22:10:27 80KB 山东大学 游戏策划 期末考试
1
太原理工大学软件工程导论实验报告机票预定..pdf
2024-06-19 22:02:30 996KB
1
一. 实验目的:通过学习简单的指令系统及其各指令的操作流程,用 Verilog HDL 语言实 现简单的处理器模块,并通过调用存储器模块,将处理器模块和存储器模块连接形成简 化的计算机核心部件组成的系统。 二. 实验内容 1. 底层用 Verilog HDL 语言实现简单的处理器模块设计。 2. 调用存储器模块设计 64×8 的存储器模块。 3. 顶层用原理图方式将简单的处理器模块和存储器模块连接形成简单的计算机核心 部件组成的系统。 4. 将指令序列存入存储器,然后分析指令执行流程。
1
南昌大学信号与系统2006~2007学年第二学期期末考试试卷
2024-06-17 17:01:55 204KB 南昌大学 信号与系统 期末试卷 06-07
1
大连理工大学软件学院-操作系统复习详细笔记,里面是很全面的知识点总结!!
2024-06-17 16:55:11 400KB 大连理工大学 操作系统 软件学院
1