基于Verilog HDL的通信系统设计》-源代码.rar
2022-06-25 14:06:44 50KB 教学资料
嵌入式技术的工程法课件:第二章 基于Verilog HDL的电路设计.ppt
2022-06-17 13:00:45 1.24MB 计算机 互联网 文档
本项目主要利用Verilog语言设计一一个基于MIPS架构的CPU。分别设计指令存储器、寄存器堆、ALU、取指令部件、数据存储器、立即数处理单元、主单元控制器、ALU控制单元。内含仿真,可直接仿真验证。
2022-06-14 11:10:25 3.73MB FPG CP
1
使用Verilog实现的VGA转HDMI,使用0V7725摄像头提供图像数据,并成功显示在HDMI接口的显示器
2022-06-10 21:00:32 7.17MB FPGA
1
基于Verilog_HDL语言的课堂智能响铃系统设计 摘 要: 本设计是基于Verilog HDL语言设计的一个课堂智能响铃系统。一直以来,课堂响铃都是学校管理工作中不可或缺的重要组成部分,随着集成电路等电子技术的发展,课堂智能响铃系统具有走时精度高、性能稳定、实用方便等优点。本次设计基于EDA使用Verilog_HDL语言设计和实现智能打铃系统,系统具有调节小时、分钟及清零的功能以及整点报时功能。在本次设计中,系统开发平台为MAX +plusⅡ,硬件描述语言是Verilog HDL。依据Verilog HDL语言设计的模拟智能响铃系统,根据输入,观察输出及仿真。设计方案和设计平台完成了程序编写和程序调试,通过运行程序及时序波形的仿真有效验证了设计的正确性,初步实现了设计目标。 关键词: 课堂智能响铃系统;Verilog HDL;EDA;MAX +plusⅡ
2022-05-30 19:24:31 471KB 响铃系统 VHDL EDA MAX
1
纯verilog开发,可以移植到ISE或者Quartusii等平台。 1.领域:FPGA,LSTM深度学习网络 2.内容:基于verilog开发的LSTM深度学习网络设计,vivado2019.2平台开发+代码操作视频 3.用处:用于LSTM编程学习 4.指向人群:本科,硕士,博士等教研使用 5.运行注意事项: 使用vivado2019.2或者更高版本测试,用软件打开FPGA工程,然后参考提供的操作录像视频跟着操作。 工程路径必须是英文,不能中文。
2022-05-29 12:05:07 80.58MB LSTM verilog 深度学习网络
摘要:SMBus是一种高效的同步串行总线。通过分析SMBus总线协议,提出了一种运行于基于PCI-Express技术的桥接芯片上的SMBus控制器的设计方案,并且用Verilog语言描述,最后在Altera公司的FPGA上得以实现。通过仿真测试,证明该方法是稳定有效的。 关键词:SMBus 多μC通讯系统 Verilog SMBus是Intel公司于1995年发布的一种双向两线串行通讯总线标准,具有接口线少、通讯效率高等特点。应用于多μC(microcontroller)通讯系统中,可以满足绝大多数情况下对传输速率、信号稳定性等性能的要求,且相对于并行总线节省了大量的硬件资源。因此多μC
1
用verilog实现的adcs7476双路ad检测的文件,很好用
2022-05-22 20:57:15 854B verilog adcs7476
1
基于verilog的AMI协议,含modelsim仿真。 输入八位数据,输出AMI协议数据
2022-05-22 16:01:24 3.62MB AMI
1
Verilog语言设计数字钟,具有闹钟,校准,整点报时功能
2022-05-13 15:21:48 4KB codes
1