FPGA中单精度浮点乘法器的实现.pdf
2021-07-13 15:12:32 701KB FPGA 硬件技术 硬件开发 参考文献
Verilog源代码,自带testbench,可以直接综合,或者自己testbench部分拆出来改一下用Quartus或者啥的直接综合,用了改进的Booth算法,但是没有对加法器进行优化,所以关键路径时间比较长,懒得改
2021-06-14 17:33:50 8KB verilog quartus booth算法
1
单精度浮点数与十六进制转换_C语言程序__单片机也可用
2021-05-30 16:42:28 2KB 浮点数 十六进制 转换
1
VHDL 32bit单精度浮点数加减法,IEEE754单精度浮点数标准!
2021-05-25 10:24:12 5.99MB VHDL 32bit单精度浮点数加减法
1
单精度双精度浮点数转换,浮点数与16进制转换工具
2021-05-14 17:38:20 1.69MB 浮点数转换
1
符合IEEE754标准的单精度除法器。采用C++编写,在code runner调试通过。
2021-05-07 15:03:30 3KB IEEE754 单精度浮点数计算器
1
基于IEEE754标准的浮点数除法器,核心算法是取倒数相乘。
2021-05-07 15:03:30 3KB 牛顿迭代法 单精度浮点数除法
1
该工具为单精度与双精度的浮点转换成十进制,或者十进制转换为单精度或双精度的工具,可以验证你的计算方法是否错误。
2021-04-18 23:06:04 5KB 浮点转换
1
读写位软元件 读写字地址 读写双字地址 读写单精度浮点数 读写ASCII **使用前先看说明文档**
2021-04-12 15:03:04 23.66MB C#读取三菱PLC MXComponent 三菱PLC C#
32位浮点ALU 32位浮点单元,用于执行加法和减法。
2021-04-05 18:54:38 4KB VHDL
1