一共有三个接口
//P_FIFO_T FIFO_Creat(int nNodeMax, int nNodeSize);
//void FIFO_Push(P_FIFO_T hFifo, void *pvBuff);
//char * FIFO_Pop(P_FIFO_T hFifo);
在下不才，如有不对，请大家评论啊。
2021-05-14 10:02:47
1.01MB
1
编程实现页面置换算法，最少实现两种算法，比较算法的优劣，并将调试结果显示在计算机屏幕上，检测机算和笔算的一致性。
（1）采用页式分配存储方案，通过分别计算不同算法的命中率来比较算法的优劣，同时也考虑页面大小及内存实际容量对命中率的影响；
（2）实现OPT 算法 (最优置换算法) 、LRU 算法 (Least Recently) 、 FIFO 算法 (First IN First Out)的模拟；
（3）使用某种编程语言模拟页面置换算法。
2021-05-12 23:30:48
126KB
1
系统采用单片机控制FIFO芯片，先由FIFO实时读取摄像头芯片的一幅完整图像信息，再由单片机以低速率从FIFO的相应寄存器读取该幅图像，读取的同时进行相应的图像处理，得出所需图像中点光源的像素距离后通过FIFO进行下一幅图像的采集。本方案通过样机实验，完全能满足要求，确保了一副图像的完整性。
2021-05-12 23:01:04
322KB
1
摘 要：首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A／D与DSP处理器间的数据缓冲，有效地提高了处理器的工作效率。
随着数字信号处理芯片DSP技术的发展，信号处理的速度越来越快，容量越来越大，为了配合不同时钟域之间的数据传输，必须使用FIFO来达到数据匹配的目的，从而提高系统性能。
1 系统的总体设计
系统
2021-05-12 22:50:57
129KB
1
首先介绍了多路数据采集系统的总体设计、FIFO芯片IDT7202。然后分别分析了FIFO与CPLD、AD接口的设计方法。由16位模数转换芯片AD976完成模拟量至位数字量的转换，由ATERA公司的可编程逻辑器件EPM7256A完成对数据的缓存和传输的各种时序控制以及开关量采样时序、路数判别。采用FIFO器件作为高速A／D与DSP处理器间的数据缓冲，有效地提高了处理器的工作效率。
2021-05-12 22:37:45
158KB
1