人工智人-家居设计-基于FPGA的智能原水水质监测终端设计.pdf
2022-07-13 11:03:56 5.71MB 人工智人-家居
人工智人-家居设计-基于FPGA和DSP的微光智能监控系统的设计与研究.pdf
2022-07-13 11:03:55 3.22MB 人工智人-家居
人工智人-家居设计-基于FPGA技术的智能简单自适应控制算法的实现.pdf
2022-07-13 11:03:54 7.62MB 人工智人-家居
人工智人-家居设计-基于FPGA实现的多智能体系统的一致性控制.pdf
2022-07-13 11:03:53 2.46MB 人工智人-家居
人工智人-家居设计-基于FPGA自由感应加热智能控制技术研究.pdf
2022-07-13 11:03:53 1.61MB 人工智人-家居
根据全国大学生电子设计竞赛题目《简易数字频率计》的要求设计,测量范围0-1Mhz ,测量精度满足题目中要求, 所用开发板为 xilinx spartan 3ES。具体设计过程可以参考博客 。http://blog.csdn.net/li200503028
2022-07-12 16:13:16 1.31MB 频率计 FPGA verilog
1
摘要:论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路,讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Ahera公司的Cyclone系列FPGA,配合Silicon Labs公司高性能C8051F340单片机实现,给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性,同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单,速度更快。
2022-07-12 09:14:01 293KB 函数发生器
基于FPGA的查表式运算器的设计与仿真
2022-07-11 13:04:34 637KB 基于FPGA的查表式运算器的设计
高斯白噪声发生器用于雷达系统和通信信道的测试,采用现场可编程门阵列(FPGA)实现噪声发生器的设计,在Altera公司的QuartusⅡ软件环境下,进行模块化设计方案,将FPGA实现的功能分为m序列产生模块、FIR数字滤波器模块、DDS模块和合成模块四个主要功能性模块,详细分析了m序列发生算法、FIR滤波算法和DDS算法。应用VHDL语言实现模块功能性设计。该系统采用CycloneⅡ芯片EP2C8N,输出噪声带宽可调,计算量小,可重复性好。
2022-07-09 20:42:49 290KB 高斯白噪声;m序列;FPGA;VHDL
1
以经典的Lorenz 系统为研究对象,利用FPGA 数字信号处理技术实现 Lorenz 混沌系统,减少了外界因素的干扰. 首先,对Lorenz连续系统的方程进行分解,得到离散化状态方程,接着基于DSP-Builder软件开发平台获得系统的电路模型,该模型可直接转化为VHDL语言;其次,采用硬件描述语言( Verilog HDL)直接编程的形式,对系统进行验证,并从示波器中观测到Lorenz系统的混沌波形. 通过比较上述2种实现混沌系统的方法,总结其优缺点及适用范围,为进一步利用FPGA实现一类非线性系统及
2022-07-06 10:37:22 1.58MB 工程技术 论文
1