GJB 1389A-2005 系统电磁兼容性要求GJB 1389A-2005 系统电磁兼容性要求
2019-12-21 21:56:39 2.98MB GJB 1389A-2005 系统电磁兼容性要求
1
电磁兼容导论 国际著名专著
2019-12-21 21:54:11 39.3MB 电磁兼容
1
这是今年三月份深圳莎斐沙老师进行的电磁兼容测试方面培训的课件原件
2019-12-21 21:46:34 12.67MB 电磁兼容技术 EMC测试 电磁兼容标准
1
电磁兼容(EMC)基础知识全面详解,
2019-12-21 21:26:05 310KB emc
1
EMC(电磁兼容)问题分析与解决是电子设计和测试领域的重要议题。在产品设计和开发过程中,EMC测试确保产品能够正常工作而不受电磁干扰影响,同时也不会对外部环境产生不可接受的电磁干扰。 EMC测试包括辐射发射测试、传导发射测试和静电放电测试。辐射发射超标意味着产品在工作时对外发射的电磁波超过了限制标准,导致的电磁干扰可能导致其他设备不能正常工作。传导发射超标则是指通过电源线或其他连接线路发出的干扰电流超过了标准。静电放电问题则关注的是产品对外部静电放电的抵抗能力。 在EMC问题分析中,可以识别几个主要的要素:干扰源、耦合路径和敏感设备。只有当这三个要素都存在时,才会形成EMC问题。对于干扰源,常见的包括开关电源、继电器、马达、时钟等。它们在运作过程中产生的电磁波可能超出限制,导致EMI(电磁干扰)问题。耦合路径是干扰信号传输的通道,比如电缆、PCB线路、空间等。敏感设备则是对电磁干扰比较敏感的电子组件。 工程师在进行EMC问题解决时,首先需要定位问题的源头。定位的方式可以分为直觉判断和比较测试。直觉判断依赖于工程师的经验积累,而比较测试则结合测试仪器和经验进行详细的定位。 对于辐射发射问题的解决,可以通过以下方法: 1. 减小差模信号的环路面积:在电路板设计阶段,通过合理布局,尽量减少差模电流形成的环路面积,从而降低辐射。 2. 减小共模信号的回路路径:优化PCB布局设计,缩短共模电流的路径,减少辐射。 3. 加大共模阻抗:在电源线路和信号线路上增加共模扼流圈、共模滤波器等,提高共模信号的阻抗,减少高频噪声电流。 4. 增大干扰源与敏感电路的距离:物理上远离干扰源和敏感设备,以减少相互间的耦合。 另外,对于辐射发射超标的原因,工程师应该对辐射图进行分析,根据扫描图的不同形态判断出可能的问题所在。例如,在30-300MHz频段内呈现包状扫描图,可能是电源问题引起的;而扫描图中出现尖点,则可能是由电路中的晶振电路的倍频引起的。通过频谱分析,在样机上找到远场中出现的频点,可以帮助确定辐射源。 此外,还可以采取一些基本的EMC设计措施,比如: - 在连接线处加上磁环,以减少高频信号的辐射。 - 使用屏蔽线缆,降低信号线的辐射和抗扰度。 - 对PCB板的接口进行滤波处理,减少高频干扰信号的泄漏。 EMC问题的解决需要工程师在产品设计前期就充分考虑电磁兼容性问题,通过优化电路设计、PCB布局、器件选型以及采取适当的屏蔽和滤波措施,减少电磁干扰,确保产品能够通过EMC测试。即使在产品设计阶段没有充分考虑EMC问题,通过后期的分析与整改,也可以有效解决EMC问题,达到电磁兼容标准。
2019-12-21 21:25:32 4.64MB 辐射超标 EMC测试 电磁兼容 干扰解决
1
电磁兼容导论 第2版 中文 美.克雷通 646页 33.7M 清晰书签版
2019-12-21 21:15:52 31.24MB 电磁兼容导论
1
电磁兼容测试和控制技术 北京交通大学抗电磁干扰研究中心 沙斐 1.电磁兼容测试 电磁兼容测试贯穿在产品的设计、开发 生产、使用和维护的整个周期,对设备达到电磁兼容起到至关重要的作用。 电磁兼容(EMC)测试按其目的可分为诊断测试和达标测试。诊断测试的目的是调查产生电磁兼容问题的原因,确定产生噪声和被干扰的具体部位,从而为采取抑制措施做准备。达标测试是根据有关电磁兼容标准规定的方法对设备进行测试,评估其是否达到标准提出的要求。产品在定型和进人市场之前必须进行达标测试。
2019-12-21 21:14:14 1.84MB 抗电磁干扰研究中心 沙斐
1
EMC电磁兼容设计与测试案例分析(第二版),一份用实例说话的EMC,结合实例讲解的非常到位,受该书案例分析启发,解决了本人开发过程中,挣扎了一年多的EMC问题,,,,,本人新手一枚
2019-12-21 21:12:48 18.69MB 电磁兼容 EMC
1
GB/T17626.3-2016电磁兼容试验和测量技术射频电磁场辐射抗扰度试验
2019-12-21 21:07:25 3.02MB GB/T17626.3
1
电磁兼容设计实例精选,白同云著,中国电力出版社出版。
2019-12-21 21:04:41 20.21MB 电磁兼容 嵌入式 电路设计
1