synopsys公司的umctl2 IP,支持DDR4、LPDDR4等类型。IC designer可以下载学习!
2019-12-21 19:47:21 8.71MB ddr synopsys umctl
1
zynq无DDR设计参考,已经在项目上实施,需要更改FSBL才可以。资料里包括微博的内容以及官方原版英文的资料。
2019-12-21 19:34:44 6.99MB FPGA  FSBL NO DDR
1
Nexys4 DDR的官方说明文档,提供开发板的介绍及各模块的说明等。
2019-12-21 18:52:53 2.07MB 嵌入式
1
Nexys 4 DDR开发板的DDR2 IP核的引脚约束文件(在例化DDR2 IP核的时候需要用到)。
2019-12-21 18:52:53 6KB Xilinx Vivado DDR2 Nexys4
1
这本书的DDR部分讲的很基础,很适合初学者,包括DDR前仿真和后仿真,教你一步一步的做,还有就是仿真的参数如何动dataheet中获取。
2019-08-27 18:53:42 53.9MB DDR 高速信号 Hyperlynx
1
可以很快找到坏片,是个不错的工具. 方便修理确认坏机,能快速的确认DDR的最高速率
2018-04-17 21:43:02 1.04MB DDR
1
介绍DDR SDRAM的一些概念和难点,主要结合上一篇SDRAM的介绍加以对比,同时着重讲解主流DDRⅡ技术,最后结合硬件设计提出一些参考
2008-12-26 00:00:00 1.96MB DDR SDRAM
1