智能模值控制的数字锁相环的FPGA设计与分析.pdf

基于FPGA的数字锁相环设计与仿真分析.pdf

AD9361是一款面向3G和4G基站应用的高性能、高集成度的射频(RF)Agile Transceiver™捷变收发器。该器件的可编程性和宽带能力使其成为多种收发器应用的理想选择。该器件集RF前端与灵活的混合信号基带部分为一体，集成频率合成器，为处理器提供可配置数字接口，从而简化设计导入。AD9361接收器LO工作频率范围为70 MHz至6.0 GHz，发射器LO工作频率范围为47 MHz至6.0 GHz，涵盖大部分特许执照和免执照频段，支持的通道带宽范围为200 kHz以下至56 MHz。

主要从控制参数安全域的角度研究了锁相环(PLL)控制对并网永磁直驱风机(PMSG)次同步振荡稳定性的影响。基于所建立的全系统动态互联模型，通过特征值分析方法计算得到了PLL控制参数安全域。研究发现，参数安全域中出现的一系列“峰值点”主要是由模式谐振诱发的PLL与电压源型换流器(VSC)之间的强动态交互作用引起的，并通过非线性仿真验证了模式分析所得结论的正确性。进一步地，从PLL参数安全域的角度详细筛查了模式谐振诱发PMSG次同步振荡失稳的机理，分析了系统参数和VSC控制参数这2个因素对风电并网次同步振荡特性的影响。

使用28035作为控制器，采用了数字锁相环进行锁相，文档包括原理图、代码、论文、参考资料等。

文件是根据论文中用simulink搭建的前馈锁相环，能够完美运行，能够成功锁相，有需要的自行下载

双环结构的锁相环程序，包括了程序和文档，适用于做信号同步的朋友

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

本文主要介绍，全数字锁相环的设计方法，并用fpga实现 且给出了verilog代码，仅供大家参考学习

fsk调制解调multisim13版本的仿真文件。555多谐振荡器，与非门调制，m序列产生器，锁相环，比较器