搜索【乘法器；】的结果 - 只为小站

8位verilog乘法器

8位verilog乘法器，简单易懂，采用移位相加的方法写成！

2019-12-21 18:54:27 1KB verilog 移位乘法简单

1

用移位加法器实现8位乘法器（分模块）

通过控制模块、数据选择模块、加法器模块、移位模块、锁存模块和上层实体实现，有详细注释

2019-12-21 18:52:19 323KB 8位乘法器 模块实现 移位加法器

1

booth乘法器设计报告

华中科大的booth乘法器报告，写的很详细，包括原理和代码

2019-12-21 18:50:17 819KB booth，乘法器，IC

1

VHDL实例8位加法器与乘法器设计

VHDL实例8位加法器与乘法器设计

2019-12-21 18:49:00 195KB VHDL实例8位加法器与乘法器设计

1