搜索【vhdl编写】的结果

VHDL编写的16*16点阵显示汉字

一个比较简单的利用16*16点阵显示屏显示汉字的程序，汉字可以利用点阵字库获得，也可以自己设计。显示的汉字个数可以自行调节，有注释

2021-11-15 08:17:17 68KB VHDL 点阵

1

DDR SDRAM VHDL编写

DDR SDRAM 参考设计VHDL写的，源文件，仿真文件，模型文件，说明文档都有

2021-11-14 20:02:03 998KB DDR SDRAM 设计 VHDL

1

用VHDL编写的一位BCD码的加减法

用VHDL语言编写的关于一位BCD码的加减法的程序

2021-11-04 19:45:36 24KB BCD码 加减法

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-11-03 21:08:55 800KB verilog VHDL 串口并口

1

LCD1602\VHDL 编写的 LCD1602（可用）

ＶＨＤＬ　描述LCD 大小 156KB 文件名 : lcd.vhd -- -- 功能 : 液晶 1602 lcd 的模块. -- -- 端口 : CLK_Z : in 25MHz , 50% 占空比的时钟信号. -- pulse1K : in 1KHz 的脉冲信号, 占空比很小. -- pulse1M : in 1MHz 的脉冲信号, 占空比很小. -- RESET : in 大于671.08864ms的复位信号. -- -- enable : in 写显示寄存器的使能信号. -- wren : in 写显示寄存器的使能信号. -- writeAddr : in 写显示寄存器的地址. -- writeData : in 写显示寄存器的数据.

2021-10-17 21:25:43 3KB LCD1602 VHDL

1

VHDL编写的自动售货机

VHDL编写的自动售货机，有退毕，找零功能

2021-09-14 09:48:06 4KB VHDL 自动售货机

1

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用使用verilog以及VHDL编写的将串口数据转换为32位并口数据，作为FPGA和DSP接口使用

2021-09-01 09:10:32 801KB verilog VHDL 串口并口

1

VHDL编写testbench 初步

vhdl 仿真基础，需要的赶紧下啊

2021-07-19 23:57:55 275KB modelsim

1

spi-fpga:用VHDL编写的用于FPGA的SPI主设备和SPI从设备-源码

适用于FPGA的SPI主机和从机和是简单的控制器，用于通过SPI接口在FPGA和各种外设之间进行通信。 SPI主设备和SPI从设备已使用VHDL 93实现，适用于任何FPGA。 SPI主控制器和SPI从控制器仅支持SPI模式0（CPOL = 0，CPHA = 0）！在硬件中对SPI主控制器和SPI从控制器进行了仿真和测试。我将GHDL工具用于CI：GitHub Actions环境（）中的自动VHDL模拟。如果您有任何疑问或改进建议，请给我发送电子邮件或创建问题。 SPI主机泛型： CLK_FREQ : natural := 50e6 ; -- set system clock frequency in Hz SCLK_FREQ : natural := 5e6 ; -- set SPI clock frequency in Hz (condition: SCL

2021-07-12 19:25:38 2.81MB fpga controller vhdl accelerometer

1

原码一位乘法运算器

用vhdl语言编写原码一位乘法运算器...........................................................

2021-07-07 23:14:56 1.79MB vhdl编写

1

个人信息

热门下载

最新下载

其他资源