VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）VHDL课程设计（数字钟）
2021-06-16 17:08:29
430KB
1
verlog简单自动售货机的设计
设计一个小商品自动售货机，要求如下：
（1）基本功能
①售货机只售出价值为5角、1元、1.5元和2元的小商品。购买者每次通过开关选择一种小商品进行购买。
②用开关分别模拟5角、1元硬币和5元纸币投入（一次只能投入一个硬币或一张纸币）。当所投面值达到或超出购买者所选面值，并确认购买时，购买成功：小商品对应的灯亮表示售出。投入确认和购买确认可用按钮。
③当所投币值不足面值时，可通过一个复位按钮退回所投币值，回到初始状态。
④若退回或找零时，用几组灯分别表示找零数量：一组灯表示找回的5元纸币的数量，一组灯表示找回的1元的数量，一组表示找回的5角的数量。
⑤售出货物或退回后，都回到初始状态。
（2）扩展功能
退回或找零时，用七段数码管显示找零金额。显示系统时间（时：分：秒）
2021-06-13 14:36:31
1.77MB
1
基于cycloneIII 的简易数字时钟的设计，该文件包括了设计文档的撰写，还附有verlog代码……
基于cycloneIII 的简易数字时钟的设计，该文件包括了设计文档的撰写，还附有verlog代码……
2021-05-07 23:45:13
2.74MB
1
EDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.docEDA实验报告第一次_时序逻辑电路的VHDL设计_组合逻辑电路的VHDL设计.doc
2020-01-03 11:43:53
236KB
1