IIC接口的Verilog实现及仿真，通过对虚拟eeprom进行读写实验，可以正确进行读写。内涵eeprom、IIC及IIC控制的verilog代码

spi简单仿真，vivado工程，包含rtl文件和tb文件。SPI 接口是 Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（MasterSlave）架构；支持多 slave 模式应用，一般仅支持单 Master。时钟由 Master 控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后 （MSBfirst）；SPI 接口有 2 根单向数据线，为全双工通信，由于在传输数据的同时也传输了时钟信号，所以是同步传输协议，目前应用中的数据速率可达几 Mbps 的水平。 ———————————————— 版权声明：本文为CSDN博主「初雪白了头」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。 原文链接：https://blog.csdn.net/qq_45776815/article/details/128927169

SD_RAM_VIDEO 特征： DVI输出分辨率为960x540，每像素8位（调色板模式）。 简单的SDRAM控制器，具有用于视频的Reading Burst端口和用于CPU的Read / Write慢速端口。 SD卡读卡器非常简单，可以在启动时加载SDRAM。

之前语音采集模块用到的8通道AD转换芯片，已实现语音数据采集功能。设计采用了AD7608的并行数据传输，并在busy高时取数AD转换数据以达到最大转换速率，亲测过采样为0时最大转换速率超过200kbps。

基于模块化 SRAM 的 2D 分层搜索 二进制内容可寻址存储器 (BCAM) Ameer MS Abdelhadi 和 Guy GF Lemieux 不列颠哥伦比亚大学 (UBC) 2014 { ameer.abdelhadi; Guy.lemieux } @ gmail.com 建议的基于模块化 SRAM 的 2D 分层搜索二进制内容可寻址存储器 (BCAM) 的完全参数化和通用 Verilog 实现以及其他方法作为开源硬件提供。 还提供了批量运行流程管理器，用于使用 Altera 的 ModelSim 和 Quartus 批量仿真和综合具有各种参数的各种设计。 许可证： BSD 3-Clause（“BSD New”或“BSD Simplified”）许可证。 请参阅全文以获取更多信息： AMS Abdelhadi 和 GGF Lemieux，“使用基于 FPGA 的 BRAM

基于Verilog_HDL的高效状态机设计，描述了有限状态机设计的几种设计方法，分析了影响状态机设计时延、速度和电路综合面积问题，提出了一种高效状态机设计方法

（1）设计一个自动售货机，能够提供4种不同价格的货物； （2）要求投币金额的面额数至少为2种以上（5元，10元等）； （3）在交易过程中，如果投币金额高于所购买商品的价格，则交易成功，售货机出货，并可以选择找零或者继续购买；若投币金额低于购买商品的价格，则提示购买金额不足； （4）整个交易流程使用LED灯对各阶段进行描述（出货指示灯、交易成功指示灯等）。（20分）

 本文使用Verilog语言实现SM4加密协处理器： 使用Verilog完成XTEA/AES/SM4/MD5/SHA-1基本模块； 定义所需寄存器，添加APB总线接口，完成兼容APB总线的SM4协处理器设计；

FPGA实战手册（包含了多个实例） 对于初学者来说是一本可以值得练习的书

三项无刷直流电机驱动电路IR2136S电路及PCB设计图纸