Bluespec，Inc.的开源RISC-V CPU。 这是Bluespec，Inc.创建的一系列免费，开源RISC-V CPU之一。 ：3级有序流水线 Piccolo适用于低端应用程序（嵌入式系统，IoT，微控制器等）。 ：5级有序流水线 Flute适用于需要64位操作，MMU（虚拟内存）和比Piccolo级处理器更高性能的中低端应用程序。 ：使用MIT的RISCY-OOO内核的超标量，深度，乱序管道。 这三个存储库结构几乎相同，并且构建和运行的方式相同。 此自述文件是相同的-请在下面的替换“ Piccolo”，“ Flute”或“ Toooba”。 关于源代码（在BSV和Verilog中） 对该存储库中的BSV源代码（从中生成该存储库中可综合的Verilog RTL）进行了高度参数化，以允许生成许多可能的配置，其中某些配置足以启动Linux内核。 此存储库中

当CPU拿到虚拟地址去访问实际物理地址的数据时，需要从MMU的页表查询某个虚拟地址对应的实际物理地址，在某款平台中有双核A9和ARM11两种CPU。A9的MMU页表是由linux管理和创建的，ARM11运行的是rtthreaed，MMU页表是在系统启动前预先创建好的。ARM11属于ARMv6架构，其MMU需要两级页表来映射物理地址，第一级页表为段映射，一个页表条目表示1M空间；第二级页表为页映射，一个页表条目表示4K空间

本文介绍了MMU的概念及相关原理，并引出了MMU与CACHE的区别和对比，深入剖析了二者的不同点。适合那些对MMU于CACHE不太了解的同学

Zynq MMU 缓存控制 控制 Zynq Cortex A9 MMU/缓存的指南 （还展示了如何在 Xilinx SDK 中创建自定义软件库） 这是一份应用笔记，适用于希望通过 Xilinx Zynq SoC 器件控制 Cortex A9 器件上的缓存/MMU 的用户。 此版本的应用笔记是为和编写的。 提供的示例代码是为编写的。 贡献 提供了代码示例供您使用，但请随时通过拉取请求以通常的方式将您自己的代码贡献回此存储库。 请从这个 repo 中 fork，然后在提交回这个 repo 之前在你的 fork 中创建一个适当命名的分支。 请不要从您的“主”分支提交拉取请求。 代码的每一个新添加都应该属于它自己提交的分支。 谢谢。

ARM-MMU中文手册，主要介绍 本文描述基于存储器管理单元的系统结构, 包含以下内容： · 关于存储器管理单元的结构 · 存储器访问的顺序 · 转换过程 · 访问权限 · 域 · 异常 · CP15 寄存器

第一部分介绍内存布局的演进。这样方便理解为什么内存管理中需要虚拟地址，物理内存和访问保护。 第二部分介绍在ARMC CPU上是如何支持内存管理的。操作系统对内存的管理的目的就是满足应用程序（当然也有部分内核代码）的内存申请和释放，而内存的申请和释放都是围绕CPU硬件上的内存管理单元（MMU）而进行的。所以不了解ARM MMU对地址映射的一些概念和要求，就没办法理解内核中的某些数据结构和执行操作。如果对这部分比较了解，可以越过。 第三部分介绍Linux内核对物理内存管理的思想和原理。如果能在原理和框架上理解内核对物理内存如何管理的，那么就能更快和深入地理解内核代码是如何实现内核管理的。 第四部分在源代码中介绍Linux内核是如何实现物理内存管理的。

很不错的东东哦,很详细描述了MMU工作原理,耐心的看吧

MMU协处理器的一种软件模拟模型.pdf

AN_使用MMU进行多用户场景下的FLASH分区保护V1.1.pdf

MMU与MCU的详细介绍，参照SH7764芯片