JESD204B 以及JESD204C协议规范 pdf

AD9625中文数据手册，全部中文，简介易懂，辅助英文数据手册更好的理解芯片应用

JESD204B协议是用于数据转换器与FPGA/ASIC之间数据传输的高速串行协议，Subclass1模式是该协议完成确定性延时功能的重要模式。对JESD204B协议Subclass1模式的工作原理和时钟设计要求进行分析，并总结出Subclass1模式时钟调试方法。利用Xilinx Virtex-7系列FPGA搭建JESD204B自收发链路对该方法进行验证。结果表明，该时钟调试方法能够满足Subclass1模式的时钟设计要求，保证数据的稳定收发。

在xilinx上快速实现jesd204b.....

AD9250是一款双通道14位ADC，最高采样速率250 MSPS，JESD204B Subclass 0或Subclass 1编码串行数字输出

jesd204b ip核 license(不是评估版本，not evaluation license)。2016.2-2018.3亲测可用。到vivado 2019.9版本之前都可以用。

JESD204B,204C,207 标准，主要是ADC/ADC与数字芯片的接口规范。不想从JEDEC.org下载的，可以从这里下。

基于JESD204B的高速采集模块设计与实现,论文分享给需要的人

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时，我已知道了很多有关 JESD204B 接口标准的信息，这些器件使用该协议与 FPGA 通信。

This specification describes a serialized interface between data converters and logic devices. It contains normative information to enable designers to implement devices that communicate with other devices covered by this specification. Informative annexes are included to clarify and exemplify the specification