一个教学用的简单的8位的4条指令的CPU的逻辑电路设计,一个教学用的简单的8位的4条指令的CPU的逻辑电路设计
1
1. 深入掌握CPU的工作原理,包括ALU、控制器、寄存器、存储器等部件的工作原理; 2. 熟悉和掌握指令系统的设计方法,并设计简单的指令系统; 3. 理解和掌握小型计算机的工作原理,以系统的方法建立起整机概念; 4. 理解和掌握基于VHDL语言和TEC-CA硬件平台设计模型机的方法。 二、设计要求   参考所给的16位实验CPU的设计与实现,体会其整体设计思路,并理解该CPU的工作原理。在此基础上,对该16位的实验CPU(称为参考CPU)进行改造,以设计得到一个8位的CPU。总的要求是将原来16位的数据通路,改成8位的数据通路,总的要求如下: 将原来8位的OP码,改成4位的OP码; 将原来8位的地址码(包含2个操作数),改成4位的地址码(包含2个操作数)。   在上述总要求的基础上,对实验CPU的指令系统、ALU、控制器、寄存器、存储器进行相应的改造。具体要求如下: 修改指令格式,将原来指令长为16位的指令格式改成8位的指令长格式; 设计总共16条指令的指令系统。此指令系统可以是参考CPU指令系统的子集,但参考CPU指令系统中A组和B组中的指令至少都要选用
2022-06-07 12:03:34 1.28MB CPU
资源已经设置成所需积分0下载,并关闭动态调分。如果发现需要付费可以私聊我改动
2022-05-30 19:01:10 24.12MB 文档资料
1
计算机组成原理实验-CPU详细设计 计算机组成原理实验-CPU详细设计
2022-05-30 04:57:38 109KB 计算机组成原理实验 CPU
1
1、计算机组成原理作业 2、单周期多指令CPU的设计与实现 3、含实验报告
2022-04-27 16:35:00 868KB 计算机组成原理 课程设计 单周期CPU
1
CPU课程设计 Verilog VHDL 湖南大学 课程设计95分作品 可操作性强,代码亲自编写可跑通十几条指令
2022-01-03 10:48:11 2.31MB CPU 数电 HNU 课程设计
1
设计实现MIPS单周期CPU 用Verilog语言设计实现
2021-12-29 00:07:25 2.98MB CPU
1
CPU是广泛使用的串行数据通讯电路。本设计包含发送器、接收器和波特率发生器。设计应用EDA技术,基于FPGA/CPLD器件设计与实现CPU。本文利用Quartus Ⅱ软件仿真环境,基于FPGA(现场可编程门阵列)/CPLD(复杂可编程逻辑器件)设计与实现16位CPU的设计方案。
2021-12-28 15:08:36 358KB QUARTUS FPGA/CPLD CPU
1
24条指令MIPS单周期CPU课程设计报告完整版
2021-12-13 09:03:45 3.69MB cpu 24条指令 计算机