经典的COSTAS的FPGA实现论文，详细描述了实现过程中的参数设计及时序要求。

Costas Loop 载波恢复 http://blog.csdn.net/mccrocodile

COSTAS环解调器设计及实践初探，对于设计BPSK，QPSK的有用

hslogic算法仿真—QPSK调制解调+costas载波同步+gardner时间同步matlab仿真 I_NCO = cos(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的I路输入信息数据 Q_NCO = - sin(wc_nco/Freq_Sample*((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp)+mod(NCO_Phase,2*pi));%NCO产生的Q路输入信息数据 I_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*I_NCO; %I路输入信息数据 Q_RECE=rece((i-1-mul)*nsamp+1 : (i-1+mul)*nsamp+nsamp).*Q_NCO; %Q路输入信息数据 %根升余弦滤波 I_RRC_S = RRCrece(I_RECE,Freq_Data,nsamp,alpha,delay);%I路输入信息数据经过根升余弦匹配滤波 Q_RRC_S = RRCrece(Q_RECE,Freq_Data,nsamp,alpha,delay);%Q路输入信息数据经过根升余弦匹配滤波 I_PLL=I_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的I路输入信息数据 Q_PLL=Q_RRC_S(delay*nsamp-nsamp/2+mul*nsamp+2+k); %鉴相器的Q路输入信息数据 dataoutI((i-1)*nsamp+k) = I_PLL;%用来查看鉴相器的I路输入信息数据 dataoutQ((i-1)*nsamp+k) = Q_PLL; %鉴相器处理 Discriminator_Out = (sign(I_PLL)*Q_PLL-sign(Q_PLL)*I_PLL)/sqrt(2); dd((i-1)*nsamp+k) = Discriminator_Out;%用来查看鉴相器的输出 %环路滤波器处理 PLL_Phase_Part((i-1)*nsamp+k) = Discriminator_Out * C1; Freq_Control((i-1)*nsamp+k) = PLL_Phase_Part((i-1)*nsamp+k)+PLL_Freq_Part((i-1)*nsamp+k-1); PLL_Freq_Part((i-1)*nsamp+k) = Discriminator_Out * C2 + PLL_Freq_Part((i-1)*nsamp+k-1); NCO_Phase = NCO_Phase + Freq_Control((i-1)*nsamp+k); %生成的相位 WC_frame((i-1)*nsamp+k) = FC_NCO + PLL_Freq_Part((i-1)*nsamp+k) * Freq_Sample;

M-COSTAS复合编码连续主动声呐信号研究.pdf

利用costas环法实现载波同步，假设实际发送信号的载波频率为3.563MHz，本地初始频率为3.5628MHz，画出锁相环跟踪的频率与实际的载波频率图形，并将两者进行比较。

QPSK调制解调完整C语言程序，包含高斯噪声、costas环等，VS2010调试通过

自己写的科斯塔斯环在QPSK中的应用，自己写的看起来会很容易，主要的就是需要自己生成一个10序列作为输入信号即可

Matlab的costas环的FPGA实现-costas_loop.mdl 我下载了一个simulink的costas环的仿真模型,经过测试,其功能实现完全正确,costas环的原理也大致明白了.最终是想在FPGA上实现,也已经将各个模块在fpga上实现了,但是仿真后不对.所以想请教大家,谁做过这方面的项目,能否讨论一下.我在网上也下载了不少资料,看了之后,发现都是特别笼统,细节都没说.而且其文章都是 张欣 的哪本书上说的一模一样.经过几天的研究,有几个问题想请教大家 1.二阶环路滤波器的参数如何计算 2.鉴相器提取的误差信号是和nco的频率控制字还是相位控制字累加 3.中间几个模块的运算后的舍入对同步的结果有没有影响 上面的问题有的文章中有介绍,但都是直接给出答案,没有中间过程.我希望有高手能够将一个实际的系统,从头到尾给说明白. 网上有人说这个很简单,但对我说,觉的比较难.如果我能实现一定将成果写成文章由大家共同分享,让后面再做的人少走弯路

基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog基于FPGA实现Costas环的集成开发环境、Verilog HDL开发语言,,科斯塔斯环，载波同步，FPGA，数字通信，Verilog