本文介绍了综合在逻辑设计中的重要作用及其相关概念。针对综合过程，总结出了编写可综合模型要遵守的原则，并通过几个例子，来说明违反这些原则如何会导致验证时功能上的不一致。
2022-12-16 11:01:55
48KB
1
USB2.0控制器CY7C68013与FPGA接口的VerilogHDL实现
2022-12-09 13:32:28
358KB
1
非常适合初学Verilog HDL的工程师，观点独特，实用性较强。
包括：建模、时序、仿真内容。
2022-11-24 21:28:53
81.4MB
1
深入浅出玩转FPGA，作者吴厚航，由北京航空航天大学出版社出版。本书收集整理了作者在FPGA学习和实践中的经验点滴。书中既有日常的学习笔记，对一些常用设计技巧和方法进行深入探讨；也有很多生动的实例分析，这些实例大都是以特定的工程项目为依托，具有一定的借鉴价值；还有一些适合于初学者入门和进阶学习的实验例程；另外还给出了两个比较完整的DIY工程，让读者从系统角度理解FPGA的开发流程。
2022-09-21 16:08:56
28.55MB
1
一、设计说明
1.处理器应实现MIPS-Lite2指令集。
a)MIPS-Lite2＝{MIPS-Lite1，lb，sb}。
b)MIPS-Lite1＝{addu，subu，ori，lw，sw，beq，j，lui，addi，addiu，slt，jal，jr }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为多周期设计。
二、设计要求
3.多周期处理器由 datapath(数据通路)和 controller(控制器)组成。
a)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC 计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、 DM(数据存储器)等。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024) ，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite2。
b)鼓励你从数据通路的功能合理划分的角
2022-07-10 19:01:01
154KB
Project2 VerilogHDL完成MIPS微系统开发(支持设备与中断)
一、设计说明
1.MIPS 微系统应包括：MIPS处理器、系统桥和 1 个定时器，32位输入设备、32 位输出设备。
2.MIPS处理器应实现MIPS-Lite3指令集。
a)MIPS-Lite3＝{MIPS-Lite2，ERET、MFC0、MTC0 }。
b)MIPS-Lite2＝{addu，subu，ori，lw，sw，beq，lui，addi，addiu，slt， j，jal，jr，lb，sb }。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
3.MIPS处理器为多周期设计。
4.MIPS 微系统支持定时器硬件中断。
二、系统桥与设备
5.为了支持设备，MIPS 微系统需要配置系统桥。
a)需要支持 3 个设备，即定时器、32位输入设备、32 位输出设备。
b)定时器的设计规范请参看《定时器设计规范.docx》。三、中断机制
6. 为了支持异常和中断，处理器必须实现 0 号协处理器(CP0)。为此，必须实现的CP0寄存器包括：SR、CAUSE、EPC、PrID。关于这几个寄存器，请大家
2022-07-10 19:00:59
160KB
VerilogHDL完成单周期处理器开发
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
b)鼓励你从数据通路的功
2022-07-09 19:01:05
114KB
一、设计说明
1.处理器应实现MIPS-Lite1指令集。
a)MIPS-Lite1＝{MIPS-Lite，addi，addiu， slt，jal，jr}。
b)MIPS-Lite指令集：addu，subu，ori，lw，sw，beq，lui，j。
c)addi应支持溢出，溢出标志写入寄存器$30中第0位。
2.处理器为单周期设计。
二、设计要求
3.单周期处理器由datapath(数据通路)和controller(控制器)组成。
a)数据通路由如下module组成：PC(程序计数器)、NPC(NextPC计算单元)、GPR (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)。
b)IM：容量为1KB(8bit×1024)。
c)DM：容量为1KB(8bit×1024)，采用小端序方式存取数据。
4.Figure1为供你参考的数据通路架构图。
a)我们不确保Figure1是完全正确的；我们也不确保Figure1能够满足MIPS-Lite1。
鼓励你从数据通路的功能合理划分的角度自行设计更好的数据通路架构。
2022-07-09 19:01:04
178KB