这是 FI 或 SCA 的硬件触发器，在 USB phy 上触发 前的 PCB (-04) 是发布到制造的最终设计，并且软件被认为大部分是稳定的。 与其他项目的比较 什么是 PhyWhisperer 以及它为什么存在？其他相关解决方案： TotalPhase Beagle 480 - 闭源但非常好的解决方案，主要是 USB 嗅探器/分析器，但可以执行硬件触发。 OpenVizsla - 开源，带 FPGA 的 USB 嗅探器。可以在此 FPGA 上添加触发逻辑，但缺少循环目标电源的能力。 GreatFET w/ GlitchKit - 使用用于 USB 触发器的微型固件的开源. FaceWhisperer - 使用基于 SPI 的 PHY 芯片的开源。 PhyWhisperer-USB 主要将 FPGA 与基于 USB 线路数据的触发紧密集成。这允许您生成更复杂的毛刺波形——实际的 USB 触发不会比 Beagle 480 好 更多详情、使用方法，请下载后阅读README.md文件

本文介绍的是用VHDL设计汽车尾灯的程序。

该资源实现了在Altera开发板上实现智能电梯的VHDL设计，可实现上升、下降、开门、关门、看门狗等功能（led显示）。

经硬件测试可以通过，如果打不开的话就用文本打开

vhdl课程设计，八位抢答器的源代码vhdl课程设计，八位抢答器的源代码

多个常用计数器的VHDL描述。各种功能的计数器。

VHDL设计风格和实现

采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法，然后通过QuartusⅡ的设计平台，采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块采用VHDL进行描述后，进行了仿真和综合。

本程序基于VHDL语言设计的数字频率计，对于外部的频率能够进行测试并且显示至数码管上，内部包含全部源程序（已经经过硬件仿真）和主要文件波形仿真。对重要程序带有注释，对于我对程序的解析能够快速的了解整个程序的设计过程。

由于卷积码具有较好的纠错性能，因而在通信系统中被广泛使用。采用硬件描述语言 VerilogHDL 或VHDL 和FPGA（Field Programmable Gate Array——现场可编程门阵列）进 行数字通信系统设计，可在集成度、可靠性和灵活性等方面达到比较满意的效果[1,2]。 文献[3] 以生成矩阵G=[101，111]的(2，1，3)卷积码为例，介绍了卷积码编码器的原理 和VerilogHDL 语言的描述方式；文献[4] 采用VerilogHDL 语言，对(2，1，7)卷积码的Viterbi 硬判决译码进行了FPGA 设计。本文基于卷积码编/译码的基本原理，使用VHDL 语言和 FPGA 芯片设计并实现了（2，1，3）卷积码编码器及其相应的Viterbi 译码器，通过仿真验