多周期CPU制作,烧纸到basy3板子,可运行,有四个状态。
2024-01-04 00:17:49 111KB VHDL
1
VHDL 编写的既有:时分可调、整点报时功能的数字时钟。运行于quartus_ii_8.0软件
2024-01-03 12:08:30 427KB VHDL 数字时钟 整点报时
1
多摩川绝对值编码器CPLD FPGA通信源码(VHDL格式+协议+说明书) 用于伺服行业开发者开发编码器接口,对于使用FPGA开发电流环的人员具有参考价值。 适用于TS5700N8501,TS5700N8401等多摩川绝对值编码器,波特率支持2.5M和5M
2023-12-29 14:21:49 294KB 网络 网络 fpga开发
1
基于VHDL的FPGA开发快速入门·技巧·实例.part07
2023-12-26 23:32:51 4.78MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part04
2023-12-26 23:27:31 12MB VHDL FPGA
1
基于VHDL的FPGA开发快速入门·技巧·实例.part03
2023-12-26 23:26:59 12MB VHDL FPGA
1
可在MaxPlus Ⅱ或Quartus Ⅱ等软件平台上进行仿真模拟,本人上一篇文章有仿真图像,可进行参考。 主要基于FPGA进行自动售货机控制系统的设计与实现。系统采用硬件语言VHDL进行描述和设计,在开发软件MaxPlus Ⅱ中进行仿真与模拟。 本系统中包括六个主要模块,分别为选择商品模块、投币模块、计时模块、出货模块、找零模块、显示模块,用VHDL语言描述各个子模块,并实现各子模块和总体系统的互相调用。将程序在MaxPlus Ⅱ软件平台上进行编译仿真,通过分析仿真结果,自动售货机系统具有商品选择、投币处理、比价、出货找零、计时、异常退币等主要功能,符合设计要求。
2023-12-22 21:42:23 5KB fpga开发
1
基于VHDL的最简单四路抢答器设计
2023-12-22 19:05:30 1KB VHDL 四路抢答器
1
说明:数码管显示十秒倒计时,如有选手抢答,则计时直接置0,数码管显示显示抢答选手编号
2023-12-12 12:20:54 631B EDA5人抢答器VHDL
1
VHDL操作符列表及相应的优先级列表aaa
2023-11-13 14:03:03 62KB VHDL
1