STM32F407VET6 原理图和数据手册

双极性spwm调制虽然没有单极性好用，但比单极性要简单易懂一些，以下代码是如何利用stm32实现双极性spwm调制. 使用说明：      T1，T4管由TIM1-CH1(PE9)驱动； T2，T3管由TIM1-CH1N(PA7)驱动； 如何在上电路前检查自己的spwm对不对呢，首先可以把中断关了，固定占空比输出，用示波器看pwm波的频率对不对，互补两路间有没有合适的死区时间；无误后正常开启中断，准备两个合适且参数一样的RC滤波器，选择两路通道接上，并用示波器的两个通道同时看两个滤波器中电容两端波形，理论上CH1和CH1N为反相的50HZ正弦波。

对于2022年电赛A题，锁相环至关重要，本份工程利用stm32cubemx生成初始化代码，基于stm32f407vet6单片机，参考三相DQ锁相环相关原理与代码，提供了一份逆变器、整流器单相DQ锁相的思路，其他系列单片机也可参考套用，主要代码均写于main.c中，欢迎各位大佬指正。 使用方法简述：需要一个交流电压测量对输入交流电实时采样（也可以用信号发生器模拟），然后在中断回调函数里进行DQ锁相，中断频率20k，采样频率20k，目前锁相环输出限制在45HZ到55HZ之间，大家可以根据自己需求自行调整；目前ADC采样用的定时器触发，也可以改成软件触发，在中断里每次调用。

STM32F407VET6核心板驱动

18.6 寄存器描述 322/754 关于在寄存器描述里面所用到的缩写，详见第1.1节。 可以用半字(16位)或字(32位)的方式操作这些外设寄存器。 18.6.1 控制寄存器(WWDG_CR) 地址偏移量：0x00 复位值：0x7F 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 WDGA T6 T5 T4 T3 T2 T1 T0 rs rw rw rw rw rw rw rw 保留 保留 位31:8 保留。 WDGA: 激活位 (Activation bit) 位7 此位由软件置’1’，但仅能由硬件在复位后清’0’。当WDGA=1时，看门狗可以产生复位。 0：禁止看门狗 1：启用看门狗 T[6:0]: 7位计数器(MSB至LSB) (7-bit counter) 位6:0 这些位用来存储看门狗的计数器值。每(4096x2WDGTB)个PCLK1周期减1。当计数器值从40h变 为3Fh时(T6变成0)，产生看门狗复位。 18.6.2 配置寄存器(WWDG_CFR) 地址偏移量：0x04 复位值：0x7F 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 EWI WDG TB1 WDG TB0 W6 W5 W4 W3 W2 W1 W0 rs rw rw rw rw rw rw rw rw rw 保留 保留 位31:8 保留。 EWI: 提前唤醒中断 (Early wakeup interrupt) 位9 此位若置’1’，则当计数器值达到40h，即产生中断。 此中断只能由硬件在复位后清除。 WDGTB[1:0]: 时基 (Timer base) 位8:7 预分频器的时基可以设置如下： 00: CK计时器时钟(PCLK1除以4096)除以1 01: CK计时器时钟(PCLK1除以4096)除以2 10: CK计时器时钟(PCLK1除以4096)除以4 11: CK计时器时钟(PCLK1除以4096)除以8 W[6:0]: 7位窗口值 (7-bit window value) 位6:0 这些位包含了用来与递减计数器进行比较用的窗口值。 参照2009年12月 RM0008 Reference Manual 英文第10版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本

2 存储器和总线构架 2.1 系统构架 在小容量、中容量和 大容量产品中，主系统由以下部分构成： ● 四个驱动单元： ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) ─ 通用DMA1和通用DMA2 ● 四个被动单元 ─ 内部SRAM ─ 内部闪存存储器 ─ FSMC ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备 25/754 这些都是通过一个多级的AHB总线构架相互连接的，如下图图1所示： 图1 系统结构 在互联型产品中，主系统由以下部分构成： ● 五个驱动单元： ─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) ─ 通用DMA1和通用DMA2 ─ 以太网DMA ● 三个被动单元 ─ 内部SRAM ─ 内部闪存存储器 ─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备 这些都是通过一个多级的AHB总线构架相互连接的，如图2所示： 参照2009年12月 RM0008 Reference Manual 英文第10版 本译文仅供参考，如有翻译错误，请以英文原稿为准。请读者随时注意在ST网站下载更新版本

STM32F407VET6 DP83848 FT232RL 支持以太网,SD卡,USB等资源,板子最小化!

原理图。

使用MDK5，硬件SPI2读写FM25V05

stm32f407vet6开发板 SDCard驱动+移植文件系统测试固件代码。