程序可以实现移相位,变频。是个简单的小例子。
2022-03-20 22:02:57 353KB 正弦波 FPGA
1
这是基于QUARTUS2的秒表实验,并用VHDL书写,已通过仿真,并下载到FPGA上也以通过。适合初学者学习分频等模块的设计。
2022-01-08 22:38:13 431KB VHDL quartus
1
数字电路与逻辑设计实验,用Quartus 2软件VHDL语言实现的四人表决器
2021-12-09 17:26:24 113KB vhdl Quartus2 四人表决器
1
基于VHDL的数字锁相环设计,在quartus2环境下编写的VHDL。所有完整的程序打包。
2021-12-02 00:29:05 537KB VHDL quartus2
1
这是用quartus2编的全加器,完全用原理图,仅供参考
2021-11-26 15:10:01 204KB quartus2 全加器 数字电路 原理图
1
已经仿真过了,没有问题,大家可以放心使用,且根据三分频的思想,我们可以设计任意奇数分频的电路。
2021-11-25 22:30:37 797B VHDL三分频
1
Quartus课程设计,采用EP4CE6E22C8芯片,实现三相正弦函数发生器,实现频率可调,相位可调,并能在数码管上输出对应的频率和相位
2021-10-12 19:36:37 6.26MB Quartus 课程设计 Verlog FPGA
1
用7 个发光二极管排列成一行,模拟拔河过程。游戏开始时只有中间的发光二极管点亮,作为拔河的中心线。用按键来模拟拔河队员,按下键表示用力,根据甲乙双方按键的快慢与多少,决定亮点移动的方向。移到任一方终端二极管时,该方获胜,该方记分牌自动加分,然后开始下一局的比赛。比赛采用五局三胜制,甲乙双方各自记分。当记分牌清零后,重新开始下一场拔河比赛。  设置“比赛开始”按键,实现一对一拔河;  设置复位键,按下后比分清零,双方重新开始比赛;  一场比赛结束时演奏一首欢快的曲子;  选做:甲乙双方可选一到多个队员进行比赛或自拟其它功能。
2021-09-08 14:01:56 1.14MB VHDL QUARTUS2 拔河游戏 max2
1
QuartusSetup-18.1.0.625是Standard Edition版,支持器件多有Stratix (V,IV) Arria (10,V GZ,V,II GZ,II GX) Cyclone (10 LP,V,IV E,IV GX) MAX (10,V,II)
2021-08-17 22:38:50 2KB QuartusSetup Cyclone Quartus2
1
根据FIR设计要求,用MATLAB计算单位脉冲响应,然后用QUARTUS2设计VHDL语言,仿真.仿真结果再和MATLAB的计算结果比较.这个是小弟的一次EDA课程设计作业,基本从零开始,用了大约一周完成,和大家分享.
2021-08-11 21:23:18 1008KB FIR线性滤波器 MATLAB仿真设计 QUARTUS2 VHDL
1