0  引  言 　　随着信息化和数字化的发展，现在社会中人们的生活变得更加丰富多彩，生活更加便利。但是有一种人群却不容忽视，社会上形形色色、丰富多彩的物是与他们无缘的，他们就是盲人。众所周知眼晴是“心灵之窗”，而对于突然失去或从未拥有过“心灵之窗”的盲人来说，生活上的困难与心理上的痛苦是可想而知的。他们的衣食住行存在诸多不便，而在出行与人际交往中遇到的困难更加突出，基于此设计了智能导盲犬。生活中，导盲犬习惯于颈圈、导盲牵引带和其他配件的约束；懂得“来”、“前进”、“停止”等口令；可以带领盲人安全地走路，当遇到障碍和需要拐弯时，会引导主人停下以免发生危险。但是，导盲犬的培训过程长达18个月，综

摘 要： UART 即通用异步收发器，传统上采用多功能的专用集成电路实现。但是在一般的使用中往往不需要完整的UART 的功能，比如对于多串口的设备或需要加密通讯的场合使用专用集成电路实现的UART 就不是最合适的。本设计使用Xilinx 的FPGA 器件，只将UART 的核心功能嵌入到FPGA 内部，不但实现了电路的异步通讯的主要功能，而且使电路更加紧凑、稳定、可靠。 　　1 引 言 　　UART 即通用异步收发器，他广泛使用串行数据传输协议。UART 功能包括微处理器接口、用于数据传输的缓冲器（Buffer）、帧产生、奇偶校验、并串转换，用于数据接收的缓冲器、帧产生、奇偶校验、串并转换等

verilog HDL 编程课件一到六章全

摘要：介绍了基于ＣＰＬＤ的异步串行收发器的设计方案，着重叙述了用混合输入（包括原理图和ＶＨＤＬ）实现该设计的思想，阐述了在系统可编程（ＩＳＰ）开发软件的应用方法与设计流程，并给出了ＶＨＤＬ源文件和仿真波形。 关键词：异步串行收发器；混合输入；在系统可编程；CPLD；ispLSI1016传统数字系统的设计主要基于标准逻辑器件并采用“Ｂｏｔｔｏｍ－Ｕｐ”（自底向上）的方法构成系统。这种“试凑法”设计无固定套路可寻，主要凭借设计者的经验。所设计的数字系统虽然不乏构思巧妙者，但往往要用很多标准器件，而且系统布线复杂，体积功耗大，可靠性差，相互交流和查错修改不便，设计周期也长。随着电子技术的发展，

数字电路软件实验：可编程逻辑器件PLD讲座.ppt

单片机产生的脉冲信号源由于是靠软件实现的，所以输出频率及步进受单片机时钟频率、指令数和指令执行周期的限制。文中介绍了一种以CPLD为核心的脉冲信号源，脉冲信号源的参数(频率、占空比)由工控机通过I／O板卡设置，设定的参数由数码管显示，这种脉冲信号源与其它脉冲信号发生电路相比具有输出频率高、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便、易于修改等优点。 　　1 系统组成及工作原理 　　脉冲信号源电路核心采用一片可编程逻辑器件EPM7128SLC84—10，它属于Ahera公司MAX7000系列产品，MAX7000系列产品是高密度、高性能的CMOS EPLD，是工业

以太网供电（PoE）是于2003年6月批准通过的IEEE 802.3afTM标准供电技术，它利用现有的网络5类（CAT-5）数据电缆传输直流电源，在传递信号的同时也将电源传递给用电设备（PD），如IP电话、无线接入点及网络监控摄像头等，省去了本地电源。在PoE系统中，为PD提供电源的设备叫供电设备（PSE）。PD的功耗限制在12.95W，PSE输出功率限制为每个RJ-45端口15.4W。考虑到沿CAT-5以太网线（最长可达100米）传输的电压降，IEEE标准为PD和PSE规定了不同的额定功率。较长的电缆将产生较大的电压降，因此PSE的输出电压要高于标称的48V，以使PD获得足够的功率。1 供电

MDS图（Memonic Document State Diagram，可译为助记状态图，或备有记忆文档的状态图）是美国的Wi11iam Fletcher于1980年提出的一种系统设计方法，MDS图可从详细逻辑流程图直接导出，依据它可较直观、方便地进行电路级的设计。 　　MDS图的主要优点是：①它可由详细逻辑流程图按给定规则直接转换得到，形式规范；②MDS图类似于时序电路的状态图（或称为状态转移图），因而比较容易接受和掌握；③它与硬件有良好的对应关系，可以清楚地反映出逻辑电路应提供多少个状态值，各个状态之间的转换必须符合什么条件，在状态转换时需要哪些输入信号，何时产生输出信号，输出信号应该以

5.4 结构化建模具体实例对一个数字系统的设计，我们采用的是自顶向下的设计方式。可把系统划分成几个功能模块，每个功能模块再划分成下一层的子模块。每个模块的设计对应一个module ，一个module 设计成一个verilog HDL 程序文件。因此，对一个系统的顶层模块，我们采用结构化的设计，即顶层模块分别调用了各个功能模块。下面以一个实例（一个频率计数器系统）说明如何用HDL进行系统 设计。在该系统中，我们划分成如下三个部分：2输入与门模块，LED显示模块，4位计数器模块。系统的层次描述如下： TOP CNT_BCD (CNT_BCD.v) Sub AND2 CNT_4b HEX2LED

摘要：结合高速FPGA的特点, 设计了一套数据采集系统。该系统以FPGA作为采集系统的核心, 应用FPGA的内部逻辑实现时序控制,对数据进行采集、显示,并将处理后的结果通过USB口传输到上位机。该系统具有电路结构简单、功耗低等优点, 可用于温度、压力等传感器信息以及电压、电流的数据采集。 　　1 引言 　　在科学技术研究和工业生产的各行业中, 常常需要对各种数据进行采集, 如液位、温度、 压力、频率等信息的采集。随着数字技术的发展, 一些高性能的FPGA (Field Programmable Gate Array)和高速的A/D 应用于数据采集系统中, 大大提高了系统的测量精度、数据采集