SPI： SPI(Serial Peripheral Interface)是MOTOROLA公司提出的同步串行总线方式。高速同步串行口。3～4线接口，收发独立、可同步进行. I2C:(Inter－Integrated Circuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备. I2S（Inter-IC Sound Bus）是飞利浦公司为数字音频设备之间的音频 数据传输而制定的一种总线标准。 GPIO (General Purpose Input Output 通用输入/输出)或总线扩展器利用工业标准I²C、SMBus™或SPI™接口简化了I/O口的扩展。

第十九章 曼彻斯特编码发生器 用户手册 U18329CA2V0UD 523 图 19-1. 曼彻斯特编码发生器的框图 备注 BRG: 波特率发生器 fPRS: 外围硬件时钟频率 MC0 位: MCG 发送位计数指定寄存器 MC0CTL2～MC0CTL0: MCG 控制寄存器 2～0 MC0STR: MCG 状态寄存器 MC0TX: MCG 发送缓冲器寄存器 图 19-2. 波特率发生器的框图 备注 fPRS: 外围硬件时钟频率 MC0CTL2, MC0CTL1: MCG 控制寄存器 2, 1 MC0CKS2～MC0CKS0: MC0CTL1 寄存器的第 2～0 位 MC0BRS4～MC0BRS0: MC0CTL2 寄存器的第 4～0 位 (1) MCG 发送缓冲器寄存器(MC0TX) 此寄存器用于设置发送数据。MCG 控制寄存器 0 (MC0CTL0) 的第 7 位(MC0PWR)为 1，数据写入到 MC0TX 时发 送操作开始。 写入到 MC0TX的数据通过 8 位移位寄存器转换为串行数据，并且输出到 MCGO 引脚。 曼彻斯特编码或位序列数据可由 MCG 控制寄存器 0 (MC0CTL0)的第 1 位设置为输出码。 此寄存器可由 8 位存储器操作指令设置。 复位信号发生此寄存器置为 FFH。 内部总线 控制 3 位计 数器 选择器 8 位移位寄存器器 输出控 制 ~ 选择器 5位计数器~ 波特率

I2S协议介绍，适合嵌入式开发，音频驱动开发，想了解I2S的小伙伴。 I2S全称Inter-IC Sound, Integrated Interchip Sound，或简写IIS，是飞利浦在1986年定义（1996年修订）的数字音频传输标准，用于数字音频数据在系统内部器件之间传输，例如编解码器CODEC、DSP、数字输入/输出接口、ADC、DAC和数字滤波器等。 I2S是比较简单的数字接口协议，没有地址或设备选择机制。在I2S总线上，只能同时存在一个主设备和发送设备。主设备可以是发送设备，也可以是接收设备，或是协调发送设备和接收设备的其它控制设备。在I2S系统中，提供时钟（SCK和WS）的设备为主设备。更详细的介绍，请参考此文档

I2S 规范

主要介绍的是CAN、I2S、I2C、SPI、SSP这几种总线的介绍，让大家了解他们的具体情况。

文档是I2S的协议spec文件，全面介绍了I2S协议，是开发I2S必看的参考资料

DesignWare_apb_i2s的数据手册，用于IP验证

28.7 编程方法 28.7.1 控制 Flash 存储器 下图显示了 Flash 存储器操作过程。 图 28-12. Flash 存储器操作过程 28.7.2 Flash存储器编程模式 如果通过专用 Flash 编程器重写 Flash 存储器的内容，则必须将 78K0/LE2 设置为 Flash 存储器编程模式。而要设置 该模式，必须将 FLMD0 引脚连接到 VDD，并对复位信号清零。 当在线写 Flash 存储器时，使用跳线改变模式。 图 28-13. Flash 存储器编程模式 表 28-6. 复位释放后 FLMD0 引脚与操作模式之间的关系 FLMD0 操作模式 0 正常操作模式 VDD Flash 存储器编程模式 开始 提供 FLMD0脉冲 设置 Flash 存储器编程模式 选择通信模式 对 Flash 存储器进行操作 结束? 否 是 结束 FLMD0脉冲 Flash 存储器编程模式

数字音频接口的详细解释

I2S总线概述 　　音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。I2S(Inter—IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。