运用Verilog HDL语言编写16进制分频器，适当调整参数，都可实现偶数分频

VEEK-SOC-II实验开发系统提供了以 Intel System-on-Chip (SoC) FPGA 建立的强大的硬件设计平台，结合了最新的嵌入式双核 Cortex-A9 和业界领先的可编程逻辑，无缝接合诸如高速 DDR 内存、ADC 功能、以太网络等功能硬件，以满足终极设计的灵活性，使用者可以彻底的利用这个兼具高性能和低功率处理系统的可重构性的强大平台。

verilog HDL 实验报告团 里面是前四个实验的实验报告。最新的哦。

Verilog HDL教程，是初学者的好教材

台湾清华Verilog HDL教程，硬件描述语言介绍 Verilog，是初级入门的教材，提供的是网页版的，里面有一个index.html。

北大微电子学系 于敦山老师的verilog课件《数字集成电路设计入门--从HDL到版图》，详细讲解了HDL语言以及版图设计。

王诚、吴继华编《设计与验证：Verilog HDL》 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及Verilog的仿真原理：第9章展望HDL语言的发展趋势。. 本书围绕设计和验证两大主题展开讨论，内容丰富，实用性强，可作为高等院校通信工程、电子工程、计算机、微电子和半导体等相关专业的教材，也可作为硬件工程师和IC工程师的参考书。...

阻塞和非阻塞语句作为verilog HDL语言的最大难点之一，一直困扰着FPGA设计者，即使是一个颇富经验的设计工程师，也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连，但是又有着本质的差别。理解不清或运用不当，都往往会导致设计工程达不到预期的效果，而其中的错误又很隐晦。

verilog hdl应用程序设计实例精讲;

Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001 Verilog HDL IEEE Std 1364-2001