含异步清0和同步时钟使能的十进制加法计数器 含异步清0和同步时钟使能的十进制加减可控计数器 七段数码显示译码器 计数、译码显示电路
2022-12-23 13:49:10 99KB EDA实验三四
1
在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0(数字信号时钟源)输入,经过检测后测得的频率值用数码管 1~8显示
1
EDA实验全部程序 交通灯 模可变计数器 一位全加器 序列发生器和检测器
2022-11-29 23:19:52 144KB EDA
1
**理工大学EDA实验2用HDVL编写的数字钟, 功能强大!, 用Quartus软件选择打开工程后, 打开clock文件即可, 文件提供了默认的输入输出引脚, 也可根据需要自己配置。
2022-10-25 09:27:32 979KB HDVL 多功能数字钟
1
EDA实验 交通灯 设计程序,已通过 大学实验
2022-10-21 21:10:32 622KB EDA实验 交通灯 设计程序 已通过
1
电子设计自动化(eda)实验指导书
2022-10-14 19:05:38 712KB 电子设计自动化(eda)实验指导
1
1、了解多路选择器、半加器与全加器的原理; 2、掌握MAX+PLUSII的原理图方式及文本方式的设计输入方法; 3、掌握使用MAX+PLUSII仿真器进行系统仿真的方法; 4、了解层次设计的方法和步骤。
2022-05-23 10:21:59 184KB 2选1
1
实验一、单级放大电路的设计与仿真 实验二 负反馈放大电路的设计与仿真 实验三 阶梯波发生器的设计和仿真
2022-05-22 19:01:32 1.92MB 自动化 文档资料 运维
1
设计一个可以计时的数字时钟,其显示时间范围是00:00:00~23:59:59,且该时钟具有暂停计时、清零等功能。
2022-05-18 10:22:02 56KB 数字时钟设计 VHDL时钟设计 EDA实验
1
EDA技术课程期末实验汇总。内有全加器的设计、含异步清0和同步时钟使能的十进制计数器、秒表的设计,以及序列检测器、数字频率计的设计。并有详细的VHDL语言代码,结构原理图,波形仿真图。
2022-05-15 15:57:11 636KB EDA 实验 报告
1