matlab代码仿真功放软件定义无线电中的数字预失真
MP型号
IIT
Roorkee的Meenakshi
Rawat教授的部分实习生工作
注意:系统实现的
Verilog
封装顶层模块文件和
matlab
代码是保密的
整个系统级架构在
Xilinx
Vivado
中实现
使用的硬件
针对
Zynq:registered:-7000
XC7Z045-2FFG900C
SoC
的
ZC706
评估板设计
AD9371
射频收发器
硬件设置
在片上系统
(SoC)
平台上设计并实现了基于软件定义无线电
(SDR)
的收发器系统,该系统由高速
Arm
嵌入式处理器和可重新配置的
FPGA
组成。
由于
PA
在饱和区的非线性行为,PA
在其输出端以相邻通道中频谱再生的形式产生失真。
这种频谱再生表示为相邻信道泄漏功率比
(ACPR)。
为了以高效率保持良好的线性度,需要增加
PA
的线性工作区域。
因此,在任何
SDR
收发器系统中,PA
的线性化是提高功率和频谱效率的一个重要方面。
具有
20
MHz
带宽和
11
dB
峰均功率比
(PAPR)
的长期演进
(LTE)
信号用于仿真和测量目的。
LTE
信号
2021-10-30 15:47:24
38.02MB
系统开源
1