在数字通信系统中，同步技术是非常重要的，而位同步是基本的同步。位同步时钟信号不仅用于监测输入码元信号，确保收发同步，而且在获取帧同步及对接收的数字码元进行各种处理的过程中也为系统提供了一个基准的同步时钟。位同步的目的是使每个码元得到的解调和判决。位同步可以分为外同步法和自同步法两大类。一般而言，自同步法应用较多。外同步法需要另外专门传输位同步信息。自同步法则是从信号码元中提取其包含的位同步信息。自同步法又可以分为两种，即开环同步法和闭环同步法。开环法采用对输入码元做某种变换的方法提取位同步信息。闭环法则用比较本地时钟和输入信号的方法，将本地时钟锁定在输入信号上。闭环法更为准确，但是也更为复杂。

dpll_PLL_锁相环_锁相程序_锁相环simulink_DPLL.zip

数字锁相环的matlab程序，可以工作于单载波、BPSK、QPSK方式

dpll设计代码及基本原理，深入理解锁相环的工作原理，并提供代码

针对跳频通信系统有固有噪声的特点，结合 ＤＤＳ＋ＤＰＬＬ高分辨率、高频率捷变速度的优点，并采用 Ａｌｔｅｒａ公 司的 Ｑｕａｒｔｕｓ － Ⅱ ＿ １０．１ 软 件 进 行 设 计 综 合，提 出 了 一 种 新 型 的 跳 频 信 号 源。结 果 表 明，该 设 计 中 ＤＰＬＬ 时 钟 可 达 到 １２０ＭＨｚ ，性能较高，而仅使用了３０个 ＬＵＴ和１８个触发器，占用资源很少。

DPLL：Python中命题逻辑的布尔可满足性 安德鲁·S·戈登（Andrew S.Gordon）2015年6月和9月 我是2015年Spring在南加州大学（University of Southern California）举行的大师级人工智能课程的联合讲师，参加了八场关于形式逻辑的讲座。 对于他们的逻辑程序设计作业，我让所有352名学生将命题逻辑语句转换为合取范式，然后使用DPLL算法确定其可满足性。 为了确保编程任务可行，我用Python编写了自己的解决方案。 在提交的解决方案中，我的解决方案当然不是最好的，但是我对编写的代码有一定的同情。 课程结束后，我编写了一个简单的解析器，以便可以将我的代码应用到我更喜欢的LISP样式表示法中。 对我来说，这是一次很棒的学习练习，因为我以前从未与LEX和YACC一起工作过，因此需要为我正在从事的另一个项目学习它。 有了解析器，我有了一个方便

完整的SAT解算器练习 简单的完整SAT求解器。 您可以在找到该存储库的副本。 解算器 $ python solvers/ *[] *仅适用于base_sat.py 解算器列表： solver_exp.py：实验性求解器（太慢，无法正常工作） original_dpll.py：基本求解器，随机选择 base_sat.py：具有更多分支启发式方法的求解器 linked_sat.py：具有链表结构的求解器（仅适用于JW分支启发式） race_sat.py：具有2面jeroslow wang分支启发式的base_solver noflags_linked_sat.py：不带标志的linked_sat.py的更快版本 base_sat分支启发法 FRE （弗里曼（Freeman））

利用verilog开发的数字锁相环。主要用于学习理解PLL，适用于初学者

数独 DPLL SAT求解器应用于Sudoku

硬件 DPLL_SAT求解器 基于DPLL算法的SAT问题解法程序 建设中 2021/3/10修改了部分DPLL算法的核心内容，并加入了计时功能 2021/3/11加入真值表的打印功能，拟增加冲突子句的记录功能，即学习函数拟加强MOM策略，改进变元的选择策略 2021/3/12拟增加数独部分