STM32F107+UCOS LwIP+DP83848+RMII
2022-03-29 21:35:54 11.08MB STM32F107 UCOS LwIP DP83848+RMII
1
DP83848的以太网通信,基于TCP/IP协议的
2022-03-24 13:56:21 6.42MB DP83848
1
本文主要分析MII/RMII/SMII,以及GMII/RGMII/SGMII接口的信号定义,及相关知识,同时本文也对RJ-45接口进行了总结,分析了在10/100模式下和1000M模式下的设计方法。
1
LPC1788+DP83848应用开发板Protel99SE 原理图+PCB图 DDB工程文件,硬件2层板设计,大小为140*106mm,可以做为你的学习设计参考。
RMII规范
2022-02-10 10:34:18 116KB RMII
1
stm32f407_ucosii__dp83848以太网芯片实现etherCAT主站程序,该程序使用stm32f407芯片,ucosii系统,dp83848以太网芯片实现etherCAT主站程序,并使用台达etherCAT伺服测试成功
stm32f407_ucosii__dp83848以太网芯片实现etherCAT主站程序,该程序使用stm32f407芯片,ucosii系统,dp83848以太网芯片实现etherCAT主站程序,并使用台达etherCAT伺服测试成功
网口芯片资料SR8201F, 含设计图和代码(ST,GD),可以使用orcad浏览设计图纸,也有pdf,包含mii和rmii模式设计。
2022-01-12 16:02:58 16.69MB SR8201 网口 RMII
1
( input clk_mac, input clk_phy, input rst_n, input [2:0] mode_straps, output eth_mdc, inout eth_mdio, output eth_rstn, inout eth_crsdv, inout eth_rxerr, inout [1:0] eth_rxd, output eth_txen, output [1:0] eth_txd, output eth_clkin, inout eth_intn, output rx_vld, output [7:0] rx_dat, output rx_sof, output rx_eof, output rx_err, output [7:0] rx_axis_mac_tdata, output rx_axis_mac_tvalid, output rx_axis_mac_tlast, output rx_axis_mac_tuser, input tx_vld, input [7:0] tx_dat, input tx_sof, input tx_eof, output tx_ack, input [7:0] tx_axis_mac_tdata, input tx_axis_mac_tvalid, input tx_axis_mac_tlast, output tx_axis_mac_tready, input reg_vld, input [4:0] reg_addr, input reg_write, input [15:0] reg_wval, output [15:0] reg_rval, output reg_ack, output speed_100, output full_duplex, output link_up, output remote_fault, output auto_neg_done
2021-12-15 16:41:58 37KB fpga rmii xlinux
1
此为STM32F107+FreeRtos+LWIP+FATFS的demo工程,SD卡读取方式为SPI。使用的PHY为:DM9161AEP,并编写了一个嵌入式WEBserver。网页放在SD卡上,运行本工程时,注意接线。
2021-12-14 09:53:59 11MB STM32 RTOS LWIP FATFS
1