Vivado下用Verilog编写的带冒险的5级MIPS流水线设计，包含测试文件
2021-04-30 23:00:21
22.83MB
1
包含华科计组实验 8条指令单周期cpu和多周期微程序地址转移，在同一个.circ文件中
包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表。
还有相关的.jar等相关文件
以及包含24条指令cpu的.circ和excel的控制信号表，还有多周期微程序地址转移excel表的课程设计文档
2021-02-20 15:09:43
9.93MB
1
实验内容（ISA2新增3条指令）
• 用硬件描述语言（Verilog）设计MIPS CPU，支持如下指令集
• ISA1 =
{ADD/ADDU/SUB/SUBU/SLL/SRL/SRA/SLLV/SRLV/SRAV/AND/OR/XOR/NOR/
SLT/SLTU/ADDI/ADDIU/ANDI/ORI/XORI/LUI/SLTI/SLTIU/LB/LBU/LH/LH
U/LW/SB/SH/SW/BEQ/BNE/BGEZ/BGTZ/BLEZ/BLTZ/J/JAL/JR/JALR} 42条
• ISA2 = {add, sub, addu, subu, addi, ori, lui, and, andi, or,
nor，slt, sltu, sll, srl, sllv, srlv, lw, sw, beq, bne, j,
jal, jr} 24条
• 用仿真软件Modelsim对有数据冒险和控制冒险的汇编程序进行仿
文件包含源代码以及实验报告。
2019-12-21 21:44:51
269KB
1
基于FPGA的单周期处理器设计MIPS指令集,已通过仿真验证，测试指令存于ip核调用中，详见coe文件。
2019-12-21 21:16:35
13.18MB
1
计算机组成原理课设要求做的54条cpu
用verilog HDL在vivado上编写的MIPS指令集的cpu，可以在N4板上下板运行，具体指令再实验报告和test文件夹中有
cputest文件夹是测试指令，在前仿真cpu时可以读取这些txt文件中的指令到内存中去，将结果输出到指定文件中，再与文件夹中的答案对比验证
用于前仿真的测试代码与最终的下板代码会有一点差异（关于频率和文件读写等），都是注释掉的，简单修改即可
两个实验报告中有比较详细的cpu设计图作为参考
2019-12-21 20:39:36
36.44MB
1