网上找了一堆BT656的代码，没有一个能完全跑通的，代码还复杂得不行。只好自己做了一个，做好了才发现，代码其实可以很简单的 ；-）
Altera的EP2C5Q208C8芯片上跑通，后端接tw2880芯片输出上TV，进行验证无误。
i_pclk是27Mhz输入时钟，o_pclk是27Mhz输出时钟；i_clkin是笔者用的开发板50Mhz时钟，只用于生成稳定的复位信号。
看不太懂得同学，看代码时请多注意笔者的注释，应该就没有什么问题。
2021-12-08 15:20:00
2KB
1
0 : 7.5 IRE基底加在模拟视频输入信号上
1: 7.5 IRE基底不加在模拟视频输入信号上(默认)
亮度信号延时[3:0]：亮度信号相对于色度信号以每个像素时间增量为单位的延迟。
1111 = -8个像素延时
1011 = -4个像素延时
1000 = -1个像素延时
0000 = 无延时（默认）
0011 = +3个像素延时
0111= +7个像素延时
5.6.2.8 亮度处理控制寄存器 2
子地址 08h
默认 40h
香港众鑫微电子 金R15013505758 Q10862894
2021-11-05 10:15:22
594KB
1
网上找了一堆BT656的代码，没有一个能完全跑通的，代码还复杂得不行。只好自己做了一个，做好了才发现，代码其实可以很简单的 ；-）
Altera的EP2C5Q208C8芯片上跑通，后端接tw2880芯片输出上TV，进行验证无误。
i_pclk是27Mhz输入时钟，o_pclk是27Mhz输出时钟；i_clkin是笔者用的开发板50Mhz时钟，只用于生成稳定的复位信号。
看不太懂得同学，看代码时请多注意笔者的注释，应该就没有什么问题。
2021-11-01 09:48:19
2KB
1
hi3516a 1.06版本可用的vio bt656 经过验证，不过1.06和1.05不可混用
2021-10-15 15:37:54
54.87MB
1
1. 其实际硬体接脚为何 ?
2. 什么是其standard clock rate ? 和其传输速率 (Active resolution) 有关 ? why ? (Please refer the ITU-R 601: “Luma at 13.5MHz, Chroma at 6.75MHz )
3. 详细说明其传输封包格式.
4. 有何条件, 可以增加其实际传输频宽 (Active resolution)? 请举例说明 ?
5. 说明其实际传输频宽 (Active resolution) 上限 ?
6. 说明其应用领域, why ?
2021-09-13 16:03:59
696KB
1
c语言编写，
配置ADV7390芯片，输出PAL制式的视频流
配置TVP5151芯片，使其一通道工作在PAL视频流，输出BT656格式数字视频
2021-07-12 12:00:18
2KB
1
c语言编写，源码。
配置ADV7390芯片，输出PAL制式的视频流置，TVP5151芯片，使其一通道工作在PAL视频流，输出BT656格式数字视频
2021-07-12 12:00:17
2KB
1