应用MicroBlaze软核作为CPU的硬件平台，在此平台上设计了基于AXI总线的通用实时时钟IP核。给出了创建IP核的过程和导入IP核的方法。介绍了实时时钟的IP核结构，给出了IP核的结构框图。介绍了实时时钟的原理，给出了实时时钟各个模块的核心代码。

包括ARM AXI总线的多份协议，花了很长时间收集，打包上传，方便需要的朋友。求好评

AXI3 中文版的总线协议，可以帮助有需要的人快速理解掌握。 如对部分内容有疑惑，建议以最新英文原版为准！

AXI总线的设计指导手册，英文版

AXI总线各个component代码

zynq pl通过axi总线读写ps端ddr，没有使用dma，完整程序压缩包

Xilinx的AXI总线协议，给英文不好的同学准备的，介绍的很详细。 AXI 总线协议资料整理 第一部分： 1、 AXI 简介： AXI（ Advanced eXtensible Interface）是一种总线协议，该协议是 ARM 公司提出的 AMBA（ Advanced Microcontroller Bus Architecture） 3.0 协议中 最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控 制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首 地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易 就行时序收敛。 AXI 是 AMBA 中一个新的高性能协议。 AXI 技术丰富了现有 的 AMBA 标准内容，满足超高性能和复杂的片上系统（ SoC）设计的需求。 2、 AXI 特点： 单向通道体系结构。信息流只以单方向传输，简化时钟域间的 桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。 支持多项数据交换。通过并行执行猝发操作，极大地提高了数据吞吐能力， 可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。 独立的地址和数据通道。地址和数据通道分开，能对每一个通道进行单独优 化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。 第二部分： 本部分对 AXI1.0 协议的各章进行整理。

plbv46_axi_bridge（AXI总线、PLB总线详解）

AXI总线中文详解，适合FPGA\数字IC开发及学习人员

AXI总线协议官方手册