基于stm32f10x，使用两路ADC采集不使用DMA，实测可以使用。

实现两路ADC单DMA采集，本人了解初学者的困惑，有详细的注释，适合初学者参考。

今天尝试了下STM32的ADC采样，并利用DMA实现采样数据的直接搬运存储，这样就不用CPU去参与操作了。

stm32实现的开源串口虚拟示波器，可采集16路AD数据（下位机程序）

高速双路ADC AD9280 FPGA读写实验 Verilog设计源码Quartus工程文件，ADC芯片选用AD9280 ，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module hs_dual_ad( input sys_clk , //AD0 input [9:0] ad0_data , //AD0数据 input ad0_otr , //输入电压超过量程标志 output ad0_clk , //AD0(AD9280)采样时钟 output ad0_oe , //AD1 input [9:0] ad1_data , //AD0数据 input ad1_otr , //输入电压超过量程标志 output ad1_clk , //AD1(AD9280)采样时钟 output ad1_oe ); //***************************************************** //** main code //***************************************************** // ad0_oe=0,正常模式；ad0_oe=1,高阻 wire clk_50m; assign ad0_oe = 1'b0; assign ad1_oe = 1'b0; assign ad0_clk = ~clk_50m; assign ad1_clk = ~clk_50m; pll u_pll( .inclk0 (sys_clk), .c0 (clk_50m) ); endmodule

好用的stm32f103ADC采集程序

踩坑无数所以基本每一行都有注释，方便大家阅读和移植。 STM32各系列ADC通道数量及管脚分配不同，可查询对应datasheet。本文档采用STM32F103C8T6。为方便大家理解、修改规则模式通道配置使用PA0、PB0、PB1。 移植注意事项： 1、引脚选择：根据datasheet自行选择。 2、通道数量：用于转换的通道数需按照实际数量修改； 3、规则模式通道配置：ADC_Channel_x为对应通道优先级，对应数据读取、存放在数组顺序。如本文档ADC_Channel_0对应PA0优先级为1，ADC_Channel_8对应PB0优先级为2。 修改完成即可使用。

STM32F407VET6带驱动4路减速电机、驱动ST7735显示屏、14路ADC采集（包含原理图PCB源码）

基于stm32f407ZGT6开发板的鉴相器程序，双路ADC规则同步，通过定时器触发同时采样，采样结果运用32自带的dsp库的fft计算两路信号的相位差，电赛用

stm32多路ADC采集程序, 使用了DMA方式。该测试程序使用了3路ADC分别是PA4，PA6，PA7。